[发明专利]隔离元件及其制造方法

说明书

技术领域

本发明涉及一种隔离元件及其制造方法，特别是指一种改善穿隧效应以增强崩溃防护电压的隔离元件及其制造方法。

背景技术

图1显示现有技术的P型隔离金属氧化物半导体(metal oxide semiconductor，MOS)元件1剖视图。如图1所示，P型隔离MOS元件1形成于具有场氧化区12的P型基板11中，包含栅极13、N型井区14、P型漏极15、P型源极16、读取极17、以及P型漂移漏极区18。其中，P型漏极15、源极16、以及漂移漏极区18由微影技术及/或以部分或全部的栅极13为屏蔽，以定义各区域，并分别以离子植入技术，将P型杂质，以加速离子的形式，植入定义的区域内所形成。其中，漏极15与源极16分别位于栅极13两侧下方。而N型井区14与读取极17则分别以微影技术为屏蔽，以定义各区域，并分别以离子植入技术，将N型杂质，以加速离子的形式，植入定义的区域内所形成。

当图1所示的隔离MOS元件1需要与一高压元件整合于同一基板上时，为配合较高操作电压的元高压件制程，需要以相同的离子植入参数来制作高压元件和隔离元件1，使得隔离元件1的离子植入参数受到限制，因而降低了隔离元件1崩溃防护电压，限制了隔离元件1的应用范围。尤其是如图1中的N型井区14，因为P型的漂移漏极区18与P型的基板11间的穿隧效应，导致崩溃防护电压降低，要防止上述穿隧效应，可提高N型井区14的N型杂质浓度，但如此一来，就会降低高压元件的崩溃防护电压。若不牺牲高压元件崩溃防护电压，则必须增加制程步骤，或是增加元件的面积来制作高压元件，但如此一来将提高制造成本，才能达到所欲的崩溃防护电压。

有鉴于此，本发明即针对上述现有技术的不足，提出一种隔离元件及其制造方法，在不增加元件面积与过多制程步骤的情况下，提高元件操作的崩溃防护电压，增加元件的应用范围，并可整合于高压元件的制程。

发明内容

本发明目的在于克服现有技术的不足与缺陷，提出一种隔离元件及其制造方法。

为达上述目的，本发明提供了一种隔离元件，包含：一基板，其为第一导电型、或其包含一第一导电型井区，该基板具有一上表面；一第二导电型隔离井区，形成于该上表面下方该基板中；一栅极，形成于该上表面上，且由上视图视之，该栅极位于该第二导电型隔离井区中；第一导电型源极、与第一导电型漏极，分别位于该栅极两侧上表面下方的该第二导电型隔离井区中，且该漏极与该源极由该栅极隔开；一第一导电型漂移漏极区，形成于该上表面下方的该第二导电型隔离井区中，且该栅极与该漏极由该漂移漏极区隔开，部分该漂移漏极区位于该栅极下方，该漏极位于该漂移漏极区中；以及一缓和区，其最浅部分位于该漂移漏极区自该上表面起算的深度90％以下，该缓和区与该漂移漏极区共享一第一微影制程，且该缓和区由第二导电型离子植入所形成。

就又另一观点言，本发明也提供了一种隔离元件制造方法，包含：在一基板的一第一导电型区域中形成一第二导电型隔离井区，该一基板为第一导电型、或其包含一第一导电型井区以作为该第一导电型区域，该基板具有一上表面；形成一栅极于该上表面上，且由上视图视之，该栅极位于该第二导电型隔离井区中；形成第一导电型源极、与第一导电型漏极，分别位于该栅极两侧上表面下方的该第二导电型隔离井区中，且该漏极与该源极由该栅极隔开；形成一第一导电型漂移漏极区于该上表面下方的该第二导电型隔离井区中，且该栅极与该漏极由该漂移漏极区隔开，部分该漂移漏极区位于该栅极下方，该漏极位于该漂移漏极区中；以及形成一缓和区，其最浅部分位于该漂移漏极区自该上表面起算的深度90％以下，该缓和区与该漂移漏极区共享一第一微影制程，且该缓和区由第二导电型离子植入所形成。

在其中一种较佳的实施例中，在该基板上更形成有一高压元件，且该第二导电型隔离井区与该高压元件共享一第二微影制程与一第二离子植入制程。

上述实施例中，该隔离元件宜更包含第二导电型深井区，形成于该基板中该隔离井区下方。

前述实施例中，该缓和区与该漂移漏极区间可具有一重迭区，为该缓和区与该漂移漏极区重迭的部分，该重迭区的导电型为具有杂质浓度较其它漂移漏极区为低的第一导电型。

下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1显示现有技术的P型隔离MOS元件剖视图；

图2A-2D显示本发明的第一个实施例；

图3A与3B分别显示应用现有技术与本发明的隔离元件的崩溃防护电压特性曲线示意图；

图4显示本发明的第二个实施例；