[发明专利]隔离电容及隔离电路有效

专利信息
申请号: 202010149101.0 申请日: 2020-03-05
公开(公告)号: CN111326496B 公开(公告)日: 2023-06-02
发明(设计)人: 陶园林 申请(专利权)人: 思瑞浦微电子科技(苏州)股份有限公司
主分类号: H01L23/522 分类号: H01L23/522;H03K19/0175
代理公司: 苏州三英知识产权代理有限公司 32412 代理人: 周仁青
地址: 215000 江苏省苏州市苏州工*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭示了一种隔离电容及隔离电路,所述隔离电容包括衬底、位于衬底上的介质层、及位于介质层上的电极线,所述电极线包括间隔设置的第一电极线和第二电极线,所述隔离电容通过第一电极线和/或第二电极线与外部芯片或系统电性连接以实现电气隔离。本发明隔离电容中衬底上设置有介质层,两级均设置于介质层表面,减小了极板之间的寄生电容,减小了AC信号传输过程中的衰减著,可以实现背靠背的增强型隔离;隔离电压的大小可通过改变两个电极线之间的间距实现,无需改变制备工艺,大大降低了工艺成本。
搜索关键词: 隔离 电容 电路
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思瑞浦微电子科技(苏州)股份有限公司,未经思瑞浦微电子科技(苏州)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010149101.0/,转载请声明来源钻瓜专利网。

同类专利
  • 芯片封装结构和芯片封装结构的制备方法-202310937318.1
  • 徐玉鹏 - 甬矽半导体(宁波)有限公司
  • 2023-07-28 - 2023-10-27 - H01L23/522
  • 本发明提供了一种芯片封装结构和芯片封装结构的制备方法,涉及芯片封装技术领域,芯片封装结构包括载具盖板、固定胶层、感应芯片、第一介质层、布线层、第二介质层和焊球,在第一介质层上开孔形成图形定位开孔,然后在图形定位开孔内的感应芯片上开槽形成导电通孔,导电通孔贯通至焊盘。相较于现有技术,本发明通过额外设置第一介质层,并且在第一介质层上设置图形定位开口,通过图形定位开口来确定导电通孔的开孔位置,一方面能够实现精准定位穿孔,避免出现背面开孔偏移现象,保证了产品结构完整,另一方面通过设置第一介质层,能够避免直接在感应芯片上布线,且第一介质层能够起到缓冲作用,减缓布线分层现象,保证产品性能。
  • 自对准顶部过孔-202180083332.9
  • 朴灿鲁;本山幸一;郑镇权;崔起植;杨智超 - 国际商业机器公司
  • 2021-11-11 - 2023-10-27 - H01L23/522
  • 自对准顶部过孔本发明的实施例包括一种用于制造半导体器件的方法和所得结构。在衬里上图案化芯轴,其中衬里位于半导体衬底上。在芯轴的侧壁上形成隔离物。在衬里的暴露表面上并且在隔离物之间的多个间隙内形成电介质材料线。去除芯轴。从隔离物之间的多个间隙中的至少一个间隙内去除电介质材料线中的至少一个电介质材料线。在每个间隙内形成导电金属。导电金属被图案化以形成金属互连线和过孔。去除多个隔离物和剩余的电介质材料线。
  • 半导体器件-202310428122.X
  • 白石信仁;铃村直仁 - 瑞萨电子株式会社
  • 2023-04-20 - 2023-10-24 - H01L23/522
  • 本公开涉及一种半导体器件。该半导体器件包括第一层间绝缘膜和第二层间绝缘膜、第一布线和第二布线、以及电阻器膜。第一布线设置在第一层间绝缘膜上。第二层间绝缘膜包括第一层和第二层。第一层设置在第一层间绝缘膜上以覆盖第一布线。电阻器膜设置在第一层上。电阻器膜包括硅铬、引入有碳的硅铬、镍铬、氮化钛和氮化钽中的至少一种。第二层设置在第一层上以覆盖电阻器膜。第二布线设置在第二层上。在第二层间绝缘膜的厚度方向上,与第二布线相比,电阻器膜更靠近第一布线。
  • 半导体封装结构、包括其的芯片及其制造方法-202310854544.3
  • 请求不公布姓名 - 摩尔线程智能科技(北京)有限责任公司
  • 2023-07-12 - 2023-10-24 - H01L23/522
  • 本公开涉及半导体封装结构、包括其的芯片及其制造方法。一种半导体封装结构包括:多层基板核,所述多层基板核是通过减小单层基板核的厚度并在所述单层基板核上施加积层而形成的;以及嵌入在所述多层基板核中的Si电容。根据本公开的半导体封装结构,能够显著降低嵌入式电容的ESL和ESR,提高电容的性能,同时还能保证基板核的机械强度,并减少ABF层的层数。本公开还涉及包括这样的半导体封装结构的芯片以及其制造方法。
  • 半导体装置-202311099723.7
  • 丁琦;彭路露;李仁雄;黄俊;何坤芹 - 联合微电子中心有限责任公司
  • 2023-08-29 - 2023-10-20 - H01L23/522
  • 本公开提供了一种半导体装置,其包括:电容器,设置在后段工艺(BEOL)层中;以及电感器,设置在后段工艺层上方的远后段工艺(Far‑BEOL)层中,其中,电感器堆叠在电容器上方并且电连接到电容器。根据本公开的半导体装置实现了电容器和电感器的单芯片堆叠集成,其中电容器和电感器可以占用相同的芯片面积,从而能够获得设计紧凑、高集成度、制造工艺简单等技术效果。
  • 半导体装置以及半导体装置的制造方法-202310166963.8
  • 吉村尚;下沢慎;洼内源宜;内田美佐稀 - 富士电机株式会社
  • 2023-02-24 - 2023-10-17 - H01L23/522
  • 本发明提供一种半导体装置以及半导体装置的制造方法,所述半导体装置具备设置于半导体基板的MOS栅极结构,所述半导体装置具备:层间绝缘膜,其具有接触孔,并且设置在所述半导体基板的上方;导电性的第一阻挡金属层,其在所述接触孔中设置在所述层间绝缘膜的侧壁;导电性的第二阻挡金属层,其在所述接触孔中层叠在所述第一阻挡金属层;以及硅化物层,其在所述接触孔的下方设置在所述半导体基板的上表面,所述第一阻挡金属层比所述第二阻挡金属层更致密,并且膜厚是1nm以上且10nm以下。
  • 具有竖直字线势垒的三维存储器器件及其形成方法-202180094263.1
  • R·沙朗帕尼;R·S·马卡拉;周非;A·拉贾谢哈尔 - 桑迪士克科技有限责任公司
  • 2021-12-28 - 2023-10-13 - H01L23/522
  • 一种三维存储器器件包括:绝缘层和导电层的交替堆叠;存储器开口,该存储器开口竖直延伸穿过该交替堆叠;以及存储器开口填充结构,该存储器开口填充结构位于该存储器开口内。该导电层中的每个导电层包括金属填充材料层和多个竖直管状金属衬垫,该多个竖直管状金属衬垫横向围绕该存储器开口填充结构中的相应存储器开口填充结构,并且位于该金属填充材料层与该存储器开口填充结构中的相应存储器开口填充结构之间。该管状金属衬垫可以通过选择性金属或金属氧化物沉积而形成,或者通过氮化、氧化或掺入硼原子将该金属填充材料层的表面部分转换成金属化合物材料部分而形成。
  • 三维电感器-电容器装置和制备方法-201880081096.5
  • 刘屿春;A·拉温德兰 - 高通股份有限公司
  • 2018-11-08 - 2023-10-13 - H01L23/522
  • 一些方面涉及包括以螺旋形状来配置的多个堆叠金属层的装置。多个堆叠金属层包括:第一金属层,包括第一电感器;第二金属层,包括多个第一焊盘和多个第二焊盘;第三金属层,包括多个第三焊盘和多个第四焊盘;第四金属层,包括第二电感器;多个第一过孔,被配置为将第一金属层耦合至第二金属层;多个第二过孔,被配置为将第二金属层耦合至第三金属层;多个第三过孔,被配置为将第三金属层耦合至第四金属层;以及至少部分地包围装置的电介质层。
  • 芯片和电感集成方法-202310968661.2
  • 殷炯;张韬;李世平 - 江苏华创微系统有限公司
  • 2023-08-03 - 2023-10-10 - H01L23/522
  • 本发明公开了一种芯片和电感集成方法,包括以下步骤:S1、来料晶圆,磨划处理,得到芯片;S2、芯片正面可拆卸式安装在载体上;S3、芯片背面包封;S4、载体移除;S5、芯片正面制作布线层;S6、芯片正面上开窗口;S7、窗口内镀NiPdAu或作Bumping。优点,本发明方法,通过内置线路(一定的线宽线距)作成电感状,就在芯片上实现了芯片与电感的集成;这种集成结构减小了封装难度,节省了封装成本,减小封装尺寸及厚度,实现了产品的轻薄化。
  • 具有选择性过孔接线柱的可缩放互连结构-201910179888.2
  • M·J·科布林斯基;T·N·安徳留先科夫;R·V·谢比亚姆;俞辉在 - 英特尔公司
  • 2015-03-05 - 2023-10-03 - H01L23/522
  • 包括了设置在下级互连部件的顶表面上的选择性过孔接线柱的互连结构以及选择性地形成这种接线柱的制造技术。根据本文的实施例,可以独立于过孔开口中的配准误差而保持最小互连线间隔。在实施例中,选择性过孔接线柱具有小于接线柱被设置在内的过孔开口的底部横向尺寸的底部横向尺寸。导电的过孔接线柱的形成可以优先于由过孔开口所暴露的下互连部件的顶表面。随后沉积的电介质材料对过孔开口的延伸超过互连部件的其中没有形成导电的过孔接线柱的部分进行回填。上级互连部件着落在选择性过孔接线柱上以与下级特征进行电互连。
  • 具有金属通孔的半导体器件-201810576623.1
  • 洪瑟气;申宪宗;全辉璨;郭玟燦 - 三星电子株式会社
  • 2018-06-06 - 2023-10-03 - H01L23/522
  • 一种半导体器件包括衬底,所述衬底具有器件隔离区,所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠,且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件,所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。
  • 一种面向集成化芯片系统的供电结构-202320372714.X
  • 邹卓;唐懿雯;曹程伟;郑立荣 - 复旦大学
  • 2023-03-02 - 2023-10-03 - H01L23/522
  • 本实用新型涉及半导体技术领域,具体是一种面向集成化芯片系统的供电结构,包括电源管理系统、中介层和集成化芯片系统,所述中介层包括基板层、RDL层和可垂直贯穿所述中介层的垂直连接结构,所述垂直连接结构的上下两端分别设置有互连件,所述电源管理系统通过所述互连件与所述垂直连接结构的上端连接,所述集成化芯片系统通过所述互连件与所述垂直连接结构的下端连接。本结构通过2.5D中介层技术能够实现电源管理系统与集成化芯片系统的高密度互连,满足了集成化芯片系统对供电电压的需求,并且能够实现封装体积小、电信号传输质量高的效果。
  • 一种电容隔离器及芯片-202210286537.3
  • 彭晔;徐洪光 - 上海玻芯成微电子科技有限公司
  • 2022-03-22 - 2023-09-29 - H01L23/522
  • 本申请实施例提供一种电容隔离器及芯片,第一方面,本申请实施例提供一种电容隔离器,包括第一绝缘衬底、第一导电层及第二导电层;第一导电层包括第一极板,第二导电层包括第二极板,且第一导电层与第二导电层分别设置在第一绝缘衬底的相对两侧;第一极板与第二极板沿第一方向交叠,第一方向与第一绝缘衬底所在平面垂直。本申请中电容隔离器采用绝缘衬底作为衬底,制备效率高、工艺难度小且成品良率高,并且具备较好的隔离性能。
  • 多层式芯片内置电感结构-202110202951.7
  • 李胜源 - 威锋电子股份有限公司
  • 2021-02-23 - 2023-09-29 - H01L23/522
  • 本发明公开一种多层式芯片内置电感结构,包括:设置于一金属层间介电层上的一绝缘重布线层以及依一对称轴相互对称设置于金属层间介电层及绝缘重布线层内的一第一绕线部及一第二绕线部。第一绕线部及一第二绕线部各自包括由内而外同心排列的一第一半圈型堆叠层及一第二半圈型堆叠层。第一半圈型堆叠层及第二半圈型堆叠层各自包括:位于绝缘重布线层内一第一走线层以及位于金属层间介电层内且对应形成于第一走线层下方的一第二走线层。一第一狭缝开口贯穿第二走线层,且沿第二走线层的长度延伸方向延伸。
  • 内连线结构、内连线布局结构及其制作方法-202110178192.5
  • 陈东郁;林佳芳 - 联华电子股份有限公司
  • 2016-01-05 - 2023-09-26 - H01L23/522
  • 本发明公开一种内连线结构、内连线布局结构及其制作方法。该内连线结构包括基底,该基底上设置有绝缘材料。多条导线设置在该基底上并且被该绝缘材料覆盖,其中在一顶视图中,该多条导线沿着第一方向纵长地延伸并沿着第二方向平行排列,该第一方向与该第二方向互相垂直。多个气隙设置在该多条导线之间的该绝缘材料中,并且以端点对端点的方式沿着该第一方向排列。图案化硬掩模设置在部分该多条导线上,其中于该顶视图中,该图案化硬掩模沿着该第二方向延伸跨过该多条导线,并且不重叠该多个气隙。至少一插塞结构设置在该图案化硬掩模与该多条导线的重叠区域上,其中该插塞结构穿过该图案化硬掩模以电连接至该多条导线的其中一者。
  • 在集成电路中实施电感器和图案接地屏蔽的电路和方法-201780086473.X
  • P·厄帕德亚亚;J·荆 - 赛灵思公司
  • 2017-11-30 - 2023-09-22 - H01L23/522
  • 描述了一种集成电路设备。所述集成电路设备包括衬底(202);多个金属布线互连层(710、712、716);电感器(108),所述电感器形成于所述多个金属布线互连层中的至少一个金属层中;以及底部金属层(702),所述底部金属层在所述多个金属布线互连层与所述衬底之间;其中,图案接地屏蔽(302)形成于所述底部金属层中。还公开了一种在集成电路设备中实施电感器的方法。
  • 一种半导体结构及其制作方法-202310750128.9
  • 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
  • 2023-06-25 - 2023-09-19 - H01L23/522
  • 本发明公开了一种半导体结构及其制作方法,属于半导体技术领域。所述半导体结构至少包括:衬底;至少两个第一类型半导体器件,设置在所述衬底上,每个所述第一类型半导体器件包括栅极和掺杂区,所述掺杂区设置在所述栅极两侧的所述衬底中,且所述掺杂区包括共享掺杂区,所述共享掺杂区位于两个所述第一类型半导体器件之间;以及应力释放沟槽,位于在所述共享掺杂区覆盖的所述衬底中。通过本发明提供的半导体结构及其制作方法,可提高半导体结构的性能。
  • 半导体器件-201811255818.2
  • 朴正镒;安正勋;李峻宁 - 三星电子株式会社
  • 2018-10-25 - 2023-09-19 - H01L23/522
  • 公开了一种半导体器件,该半导体器件包括:基板,包括有源电路区域和围绕有源电路区域的边界区域,边界区域包括基板的边缘部分;第一下部导电图案,设置在边界区域的基板上;以及第一上部导电图案,在第一下部导电图案上方连接到第一下部导电图案,其中,第一上部导电图案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分,并且第一上部导电图案的第三部分连接到第一下部导电图案。
  • 半导体装置-201810895152.0
  • 筑山慧至;小柳胜;伊东干彦;河崎一茂 - 铠侠股份有限公司
  • 2018-08-08 - 2023-09-19 - H01L23/522
  • 实施方式提供一种能够实现高速信号收发的半导体装置。半导体装置具备:基底部件;以及多个半导体芯片,积层在基底部件上,且经由连接部件相互电连接;多个半导体芯片中的第1半导体芯片包含:半导体衬底,具有元件面及其相反侧的背面;功能层,设置在元件面上;以及多个贯通电极,在半导体衬底中从背面延伸到元件面,电连接于功能层;第1半导体芯片经由连接于多个贯通电极的连接部件而电连接于多个半导体芯片中相邻的第2半导体芯片;功能层包含:第1接触垫;以及第2接触垫,位于多个半导体芯片的积层方向上的半导体衬底与第1接触垫之间的层级;多个贯通电极包含:第1贯通电极,连接于第1接触垫;以及第2贯通电极,连接于第2接触垫。
  • 半导体器件及其制造方法-201910429018.6
  • 李南宰 - 爱思开海力士有限公司
  • 2014-10-15 - 2023-09-15 - H01L23/522
  • 一种半导体器件可以包括:层间绝缘层,沿着第一方向层叠且彼此分隔开;字线,形成在所述层间绝缘层之间;牺牲绝缘层,形成在所述层间绝缘层之间使得所述牺牲绝缘层布置在形成有字线的层。所述半导体器件还可以包括单元接触插塞,所述单元接触插塞中的每个包括沿着所述第一方向穿通所述层间绝缘层和所述牺牲绝缘层中的至少一个的第一柱部,和从所述第一柱部的侧壁突出且接触所述字线中的一个的侧壁的第一突出部,其中,所述单元接触插塞具有不同深度。
  • 集成高压电容器-202211487936.2
  • C·D·安斯沃思 - 升特股份有限公司
  • 2019-04-16 - 2023-09-15 - H01L23/522
  • 半导体器件包括半导体管芯和形成在半导体管芯上方的集成电容器。集成电容器配置为接收高压信号。在半导体管芯中形成跨阻抗放大器。雪崩光电二极管设置在半导体管芯上方或邻近处。集成电容器耦合在雪崩光电二极管和地节点之间。电阻器耦合在高压输入和雪崩光电二极管之间。电阻器是在半导体管芯上方形成的集成无源器件(IPD)。集成电容器的第一端子耦合到地电压节点。集成电容器的第二端子耦合到大于20伏的电压。在一个实施例中,集成电容器包括多个交叉指状物。在另一个实施例中,集成电容器包括多个垂直对齐的板。
  • 半导体器件及其制造方法-202310544491.5
  • 郭富强;陈美秀;侯俊廷 - 台湾积体电路制造股份有限公司
  • 2023-05-15 - 2023-09-12 - H01L23/522
  • 一种半导体器件包括衬底,该衬底包括沿着第一横向方向延伸的第一沟槽和沿着第二横向方向延伸的第二沟槽;第一金属层,填充第一沟槽和第二沟槽中的每个;第二金属层,填充第一沟槽和第二沟槽中的每个,并且第二金属层设置在第一金属层之上并且与第一金属层电隔离;第一通孔结构,与第一金属层电接触;以及第二通孔结构,与第二金属层电接触。当俯视时,第一通孔结构和第二通孔结构沿着第一横向方向介于第一沟槽和第二沟槽之间。第一通孔结构和第二通孔结构沿着第二横向方向相互紧邻设置。本发明的实施例还提供了制造半导体器件的方法。
  • 集成电路结构及其制造方法-202310550095.3
  • 庄学理;吴伟成;黄仲仁;黄文铎;林佳盛 - 台湾积体电路制造股份有限公司
  • 2023-05-16 - 2023-09-12 - H01L23/522
  • 一种制造集成电路(IC)结构的方法包括在第一半导体衬底的第一前侧上形成第一IC器件并且在第二半导体衬底的第二前侧上形成第二IC器件;从第一前侧在第一IC器件上方形成第一接触焊盘,并且从第二前侧在第二IC器件上方形成第二接触焊盘;将第一接触焊盘和第二接触焊盘接合,以使得第一IC器件和第二IC器件电连接;以及在第一半导体衬底的第一背侧上形成导电结构。导电结构包括贯通孔(TV)、背侧金属(BSM)部件和背侧再分布层(BRDL)。TV延伸穿过第一半导体衬底,并且将第一IC器件和第二IC器件电连接至BRDL,并且BSM部件延伸到第一半导体衬底的部分中并且电连接至TV。本发明实施例还提供了集成电路结构。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top