[发明专利]带有氮掺杂的高-K电介质和二氧化硅的多晶硅栅极

说明书

技术领域

本发明大体上涉及的是集成电路，而更具体地涉及的是多晶硅栅极。

背景技术

多晶硅被广泛地用于集成电路，其在金属-氧化物-半导体场效应晶体管(MOSFET)和互补金属-氧化物-半导体(CMOS)处理技术中作为导电的栅极材料。多晶硅栅极通常重掺杂有n-型或p-型的掺杂材料。然而，在具有二氧化硅(SiO₂)栅极介电层的多晶硅栅极结构中，多晶硅掺杂材料(例如，用于p+多晶硅栅极的硼)扩散穿过SiO₂层并且进入到SiO₂层下方的衬底的沟道区域中。这导致了多晶硅的消耗，从而降低了器件的驱动电流。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一个方面，提供了一种多晶硅栅极结构，包括：衬底；二氧化硅层，设置在所述衬底上方；氮掺杂的高-k介电层，设置在所述二氧化硅层上方；以及多晶硅栅极，设置在所述氮掺杂的高-k介电层上方。

在该多晶硅栅极结构中，所述衬底包含硅；或者所述氮掺杂的高-k介电层包含HfON；或者所述多晶硅栅极包括p-型半导体材料，所述p-型半导体材料是硼。

在该多晶硅栅极结构中，所述多晶硅栅极包括n-型半导体材料；或者所述氮掺杂的高-k介电层掺杂有大约8％至大约9％剂量的氦；或者所述氮掺杂的高-k介电层和所述二氧化硅层的厚度比大约为1∶4。

在该多晶硅栅极结构中，所述氮掺杂的高-k介电层的厚度为大约至大约或者所述二氧化硅层的厚度为大约至大约

根据本发明的另一方面，提供了一种制造多晶硅栅极结构的方法，包括：在衬底上方形成二氧化硅层；在所述二氧化硅层上方形成氮掺杂的高-k介电层；以及在所述氮掺杂的高-k介电层上方形成多晶硅栅极。

在该方法中，形成所述氮掺杂的高-k介电层包括：在所述二氧化硅层上方沉积高-k介电层；以及以氮掺杂所述高-k介电层，即，以大约8％至大约9％剂量的氮掺杂所述高-k介电层。

在该方法中，形成所述多晶硅栅极包括：在所述氮掺杂的高-k介电层上方沉积多晶硅层；以及以半导体掺杂物掺杂所述多晶硅层；或者所述氮掺杂的高-k介电层与所述二氧化硅层的厚度比为大约1∶4。

在该方法中，所述半导体掺杂物是p-型半导体材料，所述半导体掺杂物是硼；或者所述半导体掺杂物是n-型半导体材料。

根据本发明的又一方面，提供了一种具有多晶硅栅极结构的集成电路，包括：硅衬底；二氧化硅层，设置在所述硅衬底上方；氮掺杂的高-k介电层，设置在所述二氧化硅层上方；以及包含硼的多晶硅栅极，设置在所述氮掺杂的高-k介电层上方。

在该集成电路中，所述氮掺杂的高-k介电层包含HfON。

附图说明

将结合附图所进行的以下描述作为参考，其中：

图1是示出了根据一些实施例带有氮掺杂的高-k电介质和二氧化硅的示例性多晶硅栅极的示意图。

图2是根据一些实施例制造图1所示的示例性多晶硅栅极的方法的流程图。

具体实施方式

下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。

图1是根据一些实施例的带有氮掺杂的高-k电介质和二氧化硅的示例性多晶硅栅极的示意图。多晶硅栅极结构100示出了衬底102、SiO₂层104、氮掺杂的高-k介电层106、多晶硅栅极108以及多晶硅栅极掺杂物110。在一些实施例中，衬底102包括硅。在一些其他实施例中，衬底102可以选择性地或额外地包括其他元素半导体，诸如，锗。衬底102还可以包括化合物半导体，诸如，碳化硅、砷化镓、砷化铟、磷化铟或其他适当的材料。

衬底102可以包括外延层。例如，衬底102可以具有覆盖在体半导体上的外延层。另外，为了增强性能，衬底102可以被应变。例如，外延层可以包括与那些通过包括选择性外延生长(SEG)的工艺所形成的体半导体的材料(诸如，覆盖在体硅上的硅锗层或覆盖在体硅锗上的硅层)不同的半导体材料。另外，衬底102可以包括绝缘体上半导体(SOI)结构。在各个实施例中，衬底102包括通过工艺(诸如，通过注氧隔离(SIMOX)形成的埋入氧化物(BOX)层。