[发明专利]带有氮掺杂的高-K电介质和二氧化硅的多晶硅栅极

权利要求书

1.一种多晶硅栅极结构，包括：

衬底；

二氧化硅层，设置在所述衬底上方；

氮掺杂的高-k介电层，设置在所述二氧化硅层上方；以及

多晶硅栅极，设置在所述氮掺杂的高-k介电层上方。

2.根据权利要求1所述的多晶硅栅极结构，其中，所述衬底包含硅；或者

所述氮掺杂的高-k介电层包含HfON；或者

所述多晶硅栅极包括p-型半导体材料，所述p-型半导体材料是硼。

3.根据权利要求1所述的多晶硅栅极结构，其中，所述多晶硅栅极包括n-型半导体材料；或者

所述氮掺杂的高-k介电层掺杂有大约8％至大约9％剂量的氮；或者

所述氮掺杂的高-k介电层和所述二氧化硅层的厚度比大约为1∶4。

4.根据权利要求1所述的多晶硅栅极结构，其中，所述氮掺杂的高-k介电层的厚度为大约至大约或者

所述二氧化硅层的厚度为大约至大约

5.一种制造多晶硅栅极结构的方法，包括：

在衬底上方形成二氧化硅层；

在所述二氧化硅层上方形成氮掺杂的高-k介电层；以及

在所述氮掺杂的高-k介电层上方形成多晶硅栅极。

6.根据权利要求5所述的方法，其中，形成所述氮掺杂的高-k介电层包括：

在所述二氧化硅层上方沉积高-k介电层；以及

以氮掺杂所述高-k介电层，其中，以大约8％至大约9％剂量的氮掺杂所述高-k介电层。

7.根据权利要求5所述的方法，其中，形成所述多晶硅栅极包括：

在所述氮掺杂的高-k介电层上方沉积多晶硅层；以及

以半导体掺杂物掺杂所述多晶硅层；或者

所述氮掺杂的高-k介电层与所述二氧化硅层的厚度比为大约1∶4。

8.根据权利要求7所述的方法，其中，所述半导体掺杂物是p-型半导体材料，所述半导体掺杂物是硼；或者

所述半导体掺杂物是n-型半导体材料。

9.一种具有多晶硅栅极结构的集成电路，包括：

硅衬底；

二氧化硅层，设置在所述硅衬底上方；

氮掺杂的高-k介电层，设置在所述二氧化硅层上方；以及

包含硼的多晶硅栅极，设置在所述氮掺杂的高-k介电层上方。

10.根据权利要求9所述的集成电路，其中，所述氮掺杂的高-k介电层包含HfON。