“表面形成沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7651118个，建议您升级VIP下载更多相关专利

[发明专利]一种功率器件及其制作方法-CN201810782322.4有效
发明人：徐立根 -专利权人：南京六合科技创业投资发展有限公司
申请日： 2018-07-17 - 公布日： 2021-09-21 - 主分类号： H01L23/367 文献下载
摘要：本发明提供了一种功率器件及其制作方法，包括：在硅片上表面形成第一沟槽，在所述硅片下表面形成第二沟槽；在所述第一沟槽内形成源极和栅极结构；在所述第二沟槽内形成背面电极；在所述硅片上表面所述第一沟槽两侧形成第三沟槽和第四沟槽，在所述硅片下表面所述第二沟槽两侧形成第五沟槽和第六沟槽；在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽的侧壁和底面形成介质层；在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内形成第一金属层；在所述正面电极的上表面和所述背面电极的下表面分别形成第一防水层和第二防水层；将所述硅片上表面连接第一散热结构，将所述硅片下表面连接第二散热结构，增加功率器件的热耗散。
一种功率器件及其制作方法

[发明专利]半导体装置及半导体装置的制造方法-CN201680004574.3有效
发明人：内藤达也 -专利权人：富士电机株式会社
申请日： 2016-07-07 - 公布日： 2020-10-20 - 主分类号： H01L29/739 文献下载
摘要：本发明提供半导体装置，具备：半导体基板；栅极沟槽部，其形成于半导体基板的表面；虚设沟槽部，其形成于半导体基板的表面；以及第一表面侧电极，其形成于半导体基板的表面的上方，且包含金属；栅极沟槽部具有：栅极沟槽，其形成于半导体基板的表面；栅极导电部，其形成于栅极沟槽的内部；以及栅极绝缘部，其在栅极沟槽的内部形成于栅极导电部的上方，且将栅极导电部与第一表面侧电极绝缘；虚设沟槽部具有：虚设沟槽，其形成于半导体基板的表面；以及虚设导电部，其形成于虚设沟槽的内部，且与第一表面侧电极接触。
半导体装置制造方法

[发明专利]在母材基板表面形成沟槽的方法-CN99102351.X无效
发明人：宝田益义;轮岛正哉 -专利权人：株式会社村田制作所
申请日： 1999-02-09 - 公布日： 2004-01-14 - 主分类号： H03H3/007 文献下载
摘要：一种在母材基板上形成一沟槽的方法，包括以下步骤：在母材基板表面上形成一第一层，该第一层包括一可溶解于一有机溶剂的链形聚合物材料。然后在除打算形成沟槽部分以外的该第一层上形成第二层。然后通过在打算通过喷砂过程形成沟槽的部分对该第一层和母材基板进行切割形成沟槽，其中，喷砂被从该第二层上方向下引导。然后用有机溶剂溶解第一层和第二层使该第一层和第二层从母材上去除。
母材基板表面形成沟槽方法

[发明专利]沟槽隔离结构及图像传感器的形成方法-CN201910676495.2在审
发明人：韦伟;洪纪伦;吴宗祐;林宗贤 -专利权人：德淮半导体有限公司
申请日： 2019-07-25 - 公布日： 2019-10-25 - 主分类号： H01L21/762 文献下载
摘要：一种沟槽隔离结构及图像传感器的形成方法，其中沟槽隔离结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成沟槽；对所述沟槽进行表面处理，去除所述沟槽侧壁表面和底部表面的缺陷；在所述表面处理之后，采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层，所述沉积工艺的温度低于预设温度；在所述界面层表面形成填充层，所述填充层填满所述沟槽。本发明的技术方案通过先对所述沟槽进行表面处理，能去除所述沟槽的表面的缺陷，减小暗电流；再在低温的制程下形成所述界面层，有效的减小了晶圆发生翘曲变形以及金属污染的可能性，从而提高最终成品的性能与良率。
沟槽隔离结构图像传感器底部表面界面层填充层衬底减小沉积去除半导体界面层表面侧壁表面沟槽侧壁金属污染翘曲变形最终成品暗电流晶圆良率填满预设制程

[发明专利]半导体结构的形成方法-CN201410546263.2有效
发明人：何其暘;张翼英;郑二虎;张城龙 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-10-15 - 公布日： 2018-09-07 - 主分类号： H01L27/11524 文献下载
摘要：一种半导体结构的形成方法，包括：提供具有隔离结构、栅极结构以及掺杂区的基底，且栅极结构顶部表面和侧壁表面、基底表面以及隔离结构表面具有层间介质层；刻蚀层间介质层形成伪沟槽，伪沟槽侧壁向两侧的层间介质层凹陷，且伪沟槽侧壁表面具有第一凹陷度；形成覆盖于伪沟槽侧壁表面的侧墙，使伪沟槽侧壁表面具有小于第一凹陷度的第二凹陷度；形成覆盖于侧墙表面且填充满伪沟槽的绝缘层；刻蚀去除所述层间介质层以及侧墙，在相邻绝缘层之间形成导电沟槽，导电沟槽底部暴露出掺杂区表面；形成填充满导电沟槽的导电层。本发明提高位于导电沟槽侧壁与掺杂区表面之间拐角处导电层的质量，提高半导体结构的电学性能及可靠性。
半导体结构形成方法

[发明专利]沟槽隔离结构及其形成方法-CN201410720414.1在审
发明人：包小燕;葛洪涛 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-02 - 公布日： 2016-06-08 - 主分类号： H01L21/762 文献下载
摘要：一种沟槽隔离结构及其形成方法，形成方法包括：提供衬底；在所述衬底内形成沟槽；在所述沟槽底部表面形成第一隔离层；在高于所述第一隔离层的沟槽侧壁表面形成半导体层；在所述半导体层和第一隔离层表面形成填充满所述沟槽的第二隔离层所形成的沟槽隔离结构的质量提高、隔离效果改善。
沟槽隔离结构及其形成方法

[发明专利]浅沟槽隔离结构及其形成方法-CN201010552499.9无效
发明人：宋化龙;何永根 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-11-19 - 公布日： 2012-05-23 - 主分类号： H01L21/762 文献下载
摘要：一种浅沟槽隔离结构形成方法包括：提供衬底；在所述衬底表面形成浅沟槽；在所述浅沟槽表面形成第一衬垫介质层；在所述第一衬垫介质层表面形成第二衬垫介质层；部分氧化所述第二衬垫介质层，形成第三衬垫介质层；形成填充满所述浅沟槽的隔离介质层本发明中在浅沟槽表面所形成的第一衬垫介质层可以修复刻蚀衬底形成浅沟槽的过程中对浅沟槽表面造成的破坏，并且减小后续形成的第二衬垫介质层与浅沟槽表面的应力；本发明中所形成的第二衬垫介质层可以防止蒸汽退火过程中，水分子和氧原子扩散到有源区，并与硅发生氧化反应；本发明中所形成的形成第三衬垫介质层可以降低后续隔离介质层的沉积速率，提高浅沟槽隔离结构的性能。
沟槽隔离结构及其形成方法

[发明专利]沟槽与孔洞的构造及其填充方法-CN02145835.9无效
发明人：李兴中;罗建兴 -专利权人：茂德科技股份有限公司
申请日： 2002-10-15 - 公布日： 2004-04-21 - 主分类号： H01L21/30 文献下载
摘要：本发明提供一种沟槽与孔洞的构造及其填充方法，包括以下步骤。首先，提供一半导体衬底，表面形成有一空沟槽或空孔洞孔，于空沟槽表面上，形成一第一材料；于形成有第一材料的空沟槽表面上，形成一第二材料；施行热处理，将形成于空沟槽表面上的第一材料与第二材料熔化、聚集于空沟槽的底部，成为一晶种；以及将一前驱体气体通入聚集于空沟槽的底部的晶种的表面上，以形成一第三材料填充空沟槽。
沟槽孔洞构造及其填充方法

[发明专利]多阈值电压鳍式晶体管的形成方法-CN201610006598.4有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-01-06 - 公布日： 2019-11-01 - 主分类号： H01L21/8238 文献下载
摘要：一种多阈值电压鳍式晶体管的形成方法，包括：提供包括第一N型阈值区、第二N型阈值区、第一P型阈值区和第二P型阈值区的衬底，衬底表面分别具有鳍部；在衬底表面形成隔离层；在隔离层和鳍部表面形成介质层，介质层内具有第一沟槽、第二沟槽、第三沟槽、第四沟槽；在第一沟槽、第二沟槽、第三沟槽和第四沟槽底部形成栅介质层；在第三沟槽内形成第一P型功函数层；在第一P型功函数层表面以及第一沟槽、第二沟槽和第四沟槽内形成第二P型功函数层；在第一沟槽内的第二P型功函数层上形成第一N型功函数层；在第一N型功函数层以及第二沟槽、第三沟槽和第四沟槽内形成第二N型功函数层。形成多阈值电压鳍式晶体管的方法简单。
阈值电压晶体管形成方法

[发明专利]微沟槽结构表面的精密磨削加工方法-CN201910226628.6有效
发明人：迟玉伦;顾佳健;李郝林;曹昊暘;沈亦峰 -专利权人：上海理工大学
申请日： 2019-03-25 - 公布日： 2020-02-18 - 主分类号： B24B19/02 文献下载
摘要：本发明涉及一种微沟槽结构表面的精密磨削加工方法，基于外圆规则微结构沟槽表面的磨削加工形成机理，结合砂轮修整和磨削运动学，考虑节圆长度对微结构形成的影响，建立微沟槽的磨削轨迹和尺寸模型，具体步骤包括：一、建立微沟槽的磨削轨迹和尺寸模型：1)微沟槽结构的砂轮修整，2)建立砂轮形貌的修整模型，二、微沟槽结构表面的精密磨削加工方法：1)建立磨粒运动轨迹，2)形成微沟槽结构表面，3)微沟槽结构表面加工结果。该方法可说明微沟槽结构表面与修整及磨削条件之间的关系，可有效提高微沟槽结构表面的精密磨削加工精度及加工质量，对微沟槽结构表面磨削加工形成具有重要意义。
沟槽结构表面精密磨削加工方法

[发明专利]一种半导体结构及其制造方法-CN202210104655.8在审
发明人：遇寒;杨继业;黄景丰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-01-28 - 公布日： 2022-05-03 - 主分类号： H01L49/02 文献下载
摘要：本发明提供一种半导体结构及其制造方法，提供衬底，在衬底表面形成硬质掩膜层；在硬质掩膜层上方形成具有沟槽形成区域图案的光刻胶图形；以所述光刻胶图形为掩膜，对硬质掩膜层进行刻蚀将光刻胶图形转移到硬质掩膜层上；对衬底进行刻蚀形成沟槽；去除硬质掩膜层；利用湿法清洗工艺对形成的沟槽的表面进行清洗；利用EPI设备对所述沟槽进行H2烘烤，使得沟槽表面光滑；在沟槽的内侧表面形成介质层，介质层延伸到沟槽外的衬底表面；在介质层表面淀积多晶硅以填充沟槽本发明在现有沟槽刻蚀工艺基础上，增加对沟槽进行H2烘烤的工艺步骤，改变了沟槽的刻蚀形貌轮廓，使得沟槽的表面变得平滑，降低了器件产生漏电的风险，提升了器件性能。
一种半导体结构及其制造方法

[发明专利]沟槽栅功率半导体器件及其制作方法-CN201911296084.7有效
发明人：罗海辉;姚尧;肖强;肖海波;覃荣震;谭灿健 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-16 - 公布日： 2023-04-07 - 主分类号： H01L29/739 文献下载
摘要：本发明提出了一种沟槽栅功率半导体器件及制作方法，该方法包括，在衬底表面形成第一导电类型区域和第二导电类型区域；在衬底表面刻蚀方形沟槽栅极和方形沟槽陪栅，陪栅位于栅极围成的区域内；在衬底表面和沟槽内部形成栅氧；在衬底表面及沟槽内部淀积多晶硅；在栅极围成的区域内表面形成第一导电类型源区；在栅氧表面及沟槽栅围成的区域表面沉积绝缘介质层；刻蚀沟槽栅极与沟槽陪栅之间的部分区域、沟槽陪栅之间的所有区域、沟槽陪栅及其上方的绝缘介质层，在刻蚀的窗口区域形成第二导电类型源区；在刻蚀的窗口内部及衬底表面形成发射极，并将多晶硅通过金属引出形成栅极；在衬底背面形成第一导电类型缓冲层、第二导电类型发射区及集电极。
沟槽功率半导体器件及其制作方法

[发明专利]半导体装置-CN201580027849.0有效
发明人：西胁克彦 -专利权人：丰田自动车株式会社
申请日： 2015-03-27 - 公布日： 2020-01-10 - 主分类号： H01L29/78 文献下载
摘要：半导体装置具备：第一沟槽，其被形成在半导体基板表面上；第二沟槽，其被形成在半导体基板的表面上，并且在对半导体基板的表面进行俯视观察时，在与第一沟槽不同的方向上延伸且与第一沟槽相交。此外，半导体装置具备：栅极绝缘膜，其覆盖第一沟槽与第二沟槽的内表面以及交叉部的内表面；栅电极，其被形成在第一沟槽与所述第二沟槽内，并且隔着栅极绝缘膜而与半导体基板对置。此外，半导体装置具备n型发射区，其被形成在半导体基板内，且在半导体基板的表面上露出，并与第二沟槽内的栅极绝缘膜相接，并且与形成在第一沟槽和第二沟槽的交叉部的内表面上的栅极绝缘膜不相接。
半导体装置

[发明专利]沟槽型晶体管及其形成方法-CN202210039022.3有效
发明人：魏峰;相奇;戴学春 -专利权人：广东芯粤能半导体有限公司
申请日： 2022-01-13 - 公布日： 2023-04-28 - 主分类号： H01L21/336 文献下载
摘要：本申请公开一种沟槽型晶体管及其形成方法，所述形成方法包括：提供基底；在所述基底内形成第一沟槽；在所述第一沟槽的内部表面形成栅介质材料层；刻蚀所述第一沟槽底部的栅介质材料层至暴露出所述第一沟槽的底部的基底，形成位于所述第一沟槽侧壁的栅介质层；继续沿所述第一沟槽刻蚀所述基底，在所述第一沟槽底部形成所述第二沟槽；在所述第二沟槽的内壁表面形成隔离层；在所述第一沟槽和所述第二沟槽内填充栅极。上述方法形成的沟槽型晶体管的性能得到提高。
沟槽晶体管及其形成方法

[发明专利]一种晶体管及其制作方法-CN201811309084.1在审
发明人：不公告发明人 -专利权人：深圳市鹏朗贸易有限责任公司
申请日： 2018-11-05 - 公布日： 2019-03-01 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种晶体管及其制作方法，该方法包括：提供第一导电类型的衬底，在所述衬底上表面形成第一导电类型的外延层，在所述外延层上表面形成第一沟槽，在所述第一沟槽底部和侧壁形成第一氧化层，在所述第一沟槽内形成氮化硅层，在所述第一沟槽侧壁形成第二氧化层，在所述氮化硅层上表面形成第二沟槽，在所述第一沟槽和所述第二沟槽内形成多晶硅层，本发明通过改变VDMOS的制作流程，采用刻蚀沟槽，在沟槽底部通过增加氧化层厚度提升沟槽底部耐高压能力，在沟槽侧壁通过减薄氧化层厚度保证器件开启电压，在氮化硅保护下形成氧化层保护沟槽转角位置不受高压影响。
氧化层第一导电类型氮化硅层沟槽侧壁上表面外延层晶体管制作衬底上表面耐高压能力多晶硅层开启电压刻蚀沟槽转角位置氮化硅侧壁衬底减薄保证

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条