专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1316986个,建议您升级VIP下载更多相关专利
  • [发明专利]一种方法-CN201711177120.9有效
  • 赵朝珍;莫保章 - 上海华力微电子有限公司
  • 2017-11-22 - 2020-04-24 - H01L21/66
  • 本发明提供了一种方法,应用于制造执行系统,其中包括以下步骤:测试设备对执行测试后,将测试形成的测试结果发送至接收测试单元;测试单元将测试结果发送至统计制程控制系统;统计制程控制系统根据预设的管控规则对测试结果进行处理以形成对应的触发指令;统计制程控制系统将触发指令发送至制造执行系统;制造执行系统根据触发指令选择对应的处理等级,并将处理等级对应的项目输出至测试设备;测试设备根据项目对待执行重新测试。其技术方案的有益效果在于,有效的减少了人为的干预,进而避免人为误判导致的报废以及测试设备产能的浪费。
  • 一种方法
  • [发明专利]一种电性测试方法及测试设备-CN202011121614.7有效
  • 杨锃;梁君丽;王柏翔;李芃葳 - 晶芯成(北京)科技有限公司
  • 2020-10-20 - 2021-02-12 - G01R31/26
  • 本发明提供一种电性测试方法及测试设备,将各电性测试项的通过条件定义在初始测试参数中,而后对上的多个位置区域依次进行测试,在对一所述位置区域上一电性测试项进行测试时,判断所述位置区域上所述电性测试项的测试结果是否满足所述通过条件;若不满足,则即时所述电性测试项,若后满足所述通过条件或次数达到预设值,则开启所述位置区域的下一电性测试项的测试或开启下一位置区域的测试。即在某一位置区域的单项电性测试项测试NG后即时,如此,不仅有效解决了电性测试判定的滞后性,更大大缩短了电性测试NG的时间,另外,也可有效去除电性测试的异常跳点值,从而显著提升测试的稳定性及抗干扰能力
  • 一种晶圆电性测试方法设备
  • [发明专利]一种WAT自动方法-CN202111671628.0在审
  • 毛俊;李成霞 - 杭州广立微电子股份有限公司
  • 2021-12-31 - 2022-05-24 - G01R31/28
  • 本发明公开了一种WAT自动方法,属于集成电路测试技术领域。具体包括下述步骤:步骤1.测试设备选定设置与配置信息,配置信息包括测试相关的数据配置文件;选定并载入待;步骤2.测试设备执行主测试流程,得到初始测试结果;步骤3.测试设备根据设置自动执行分析系统,对初始测试结果进行分析,获得项清单;步骤4.若项清单为空,则不执行测试流程,继续执行主测试流程;否则测试设备执行测试流程;对重项清单的内容进行后继续执行主测试流程。本发明可以实现电性测试过程中测试结果不稳定的测试项的自动,大大提高测试效率与测试精度。
  • 一种wat自动方法
  • [发明专利]打点方法和定位方法-CN202010142412.4有效
  • 马勇;梁锦昌;张伟;门洪达 - 广西天微电子有限公司
  • 2020-03-04 - 2022-08-19 - H01L21/68
  • 本发明涉及一种打点方法和定位方法,打点方法包括:获取的中文件;根据所述中文件选择打点区域,并修改所述中文件中打点区域的晶粒的分组值为设定值;根据修改后的所述中文件,对进行打点;其中,所述打点区域包含的晶粒数小于所述包含的不良晶粒数,所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同。通过选择恰当的打点区域,并对所述打点区域中的晶粒进行打点,一方面可以利用打点晶粒在移动至其他机台时进行对准,从而保证了定位的对准精度;另一方面也减少了需要打墨点的晶粒数量,节省了打点工艺所需的材料和时间
  • 打点方法定位
  • [发明专利]的方法及测试设备-CN201911335170.4有效
  • 马勇;彭良宝;张伟;门洪达 - 广西天微电子有限公司
  • 2019-12-23 - 2021-09-10 - G01R31/26
  • 本发明涉及一种方法及测试设备。该方法包括:设置的第一区域,所述第一区域是由上不参与参数测试的芯片区域组成的区域;获取的第二区域,所述第二区域是由圆经初次参数测试后获取的参数异常的芯片区域组成的区域;根据第一区域和第二区域获取的测试区域通过设置不参与参数测试的芯片区域组成的第一区域,使得测时测试区域的芯片区域均为有效测试区域,减小了测时的无效测试,缩短了的作业时间,提高了测试效率,减少了针卡耗材的消耗,提高了生产效率。
  • 晶圆重测方法测试设备
  • [发明专利]一种的膜层膜厚量方法-CN202211545372.3在审
  • 黄克仲;黄建伟;濮伟丰;周挺;蒋鹏 - 江苏时代芯存半导体有限公司;北京时代全芯存储技术股份有限公司
  • 2022-12-05 - 2023-04-25 - H01L21/66
  • 本发明提供一种的膜层膜厚量方法,属于半导体集成电路制造领域。该方法使用的设备包括:PVD机台、CVD机台、CMP机台、光刻机台、刻蚀机台、检测机台和量机台,所述量方法包括:相变材料沉积步骤;光刻对准步骤;对准标记刻蚀步骤;半导体组件形成步骤;第一量步骤;第二光刻步骤;检测步骤;量重工步骤:如果存在异常,则量与正常的膜层结构的优拟合度;重工判定步骤:如果优拟合度过低,则判定发生异常的原因;第二工量步骤:更改膜层结构,然后量与更改后的膜层结构的优拟合度通过本发明的量方法,可以快速准确地进行的膜层膜厚量,并发现导致异常的原因,从而提高产品良率。
  • 一种膜层膜厚量测方法
  • [发明专利]厚度的测量方法及测量装置-CN202010436949.1在审
  • 陈忠奎 - 广州粤芯半导体技术有限公司
  • 2020-05-21 - 2020-08-11 - G01B11/06
  • 本发明提供一种厚度的测量方法及测量装置,利用自动对焦测距原理,通过测定已知厚度的标准来校准设置在测量镜头上的马达在Z方向的零点位置,在测量待的厚度时,在零点位置的基础上调节马达在Z方向位置,以调节测试镜头的焦距,完成自动对焦,并通过马达在Z方向位置的变化间接计算出待的厚度。本发明提供的厚度测量方法可以对重掺杂圆实现非接触式的厚度测量,尤其是掺杂的厚度测量,降低测量过程中坏损率,且测量精度小于1%,重复性小于0.1%,满足量产需求,便于自动化生产,提高生产效率
  • 厚度测量方法测量装置
  • [发明专利]检测方法及检测模组-CN202010510195.X在审
  • 刘昊岩 - 刘昊岩
  • 2020-06-08 - 2020-09-08 - H01L21/66
  • 本发明揭露一种检测方法,该方法包括:提供一待片,该待片具有复数个光学微结构;在此待片的背面,对选定的若干个区域逐个进行照光;在此待片的正面,侦测光线透射所选定区域后的影像;分析该些影像以判断此待片是否符合规范以及可用于前述检测的检测模组,其包括:一待片,该待片具有复数个光学微结构;光源装置,设于待片的背面,用于为待片提供光源或照光;及感机构,设于待片的正面,用于对经所述光源装置光照后的区域拍摄影像由此,通过前述检测模组及检测方法可在封装前对的合规性进行检测,方便快捷。
  • 检测方法模组
  • [发明专利]套刻偏差的补偿方法-CN202111613638.9在审
  • 柏耸;张高颖;邱运航 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-12-27 - 2023-06-30 - G03F7/20
  • 一种套刻偏差的补偿方法,包括:提供待补偿,待补偿包括中心区和边缘区,中心区具有若干第一量点,边缘区具有若干第二量点;获取第一量点的第一待补偿偏差、以及获取第二量点的第二待补偿偏差;采用第一全局补偿模型对第一量点进行第一补偿处理,获取第一已补偿信息;采用第二全局补偿模型对第二量点进行第二补偿处理,获取第二已补偿信息;采用局部补偿模型对每个第一量点的第一剩余偏差、以及每个第二量点的第二剩余偏差进行第三补偿处理,获取第三已补偿信息通过对待补偿进行三细化补偿,分别获取第一已补偿信息、第二已补偿信息以及第三已补偿信息,能够有效提升对待补偿的补偿效果。
  • 偏差补偿方法
  • [发明专利]一种堆叠式芯片以及堆叠式芯片的检测方法-CN202210172154.3在审
  • 李乾男 - 西安紫光国芯半导体有限公司
  • 2022-02-24 - 2022-06-10 - H01L25/065
  • 本发明提供一种堆叠式芯片及堆叠式芯片的测试方法,堆叠式芯片包括:至少两个待,至少两个待包括:第一待以及第二待;第一待与第二待层叠设置,且通过连接层互连;布线层,布线层位于第一待远离第二待的一侧,布线层包括导电焊盘,第一待连接导电焊盘,且第二待圆通过连接层连接导电焊盘;比较单元,比较单元位于至少两个待中其中一个待上,用于将写入第一待的第一数据与写入第二待的第二数据进行比较,以确定连接层是否可靠;其中,第二数据是通过连接层写入第二待的。
  • 一种堆叠芯片以及检测方法
  • [发明专利]缺陷检测图优化方法及其优化系统-CN202110134057.0在审
  • 汪金凤 - 上海华力微电子有限公司
  • 2021-01-28 - 2021-05-14 - H01L21/66
  • 本发明提供了一种缺陷检测图优化方法及其优化系统,所述缺陷检测图优化方法包括以下步骤:通过机台端对进行缺陷检测并得到图;对所述上的各个芯片进行针,并将所述芯片的针数据导入所述机台端;根据各个芯片的针数据生成图;使所述图与所述图的比例及坐标均保持一致以对所述图和所述图进行比对,并在所述图中标记出不在所述图中的芯片。通过将针数据导入机台端并生成图,并将所述图与机台端的图进行比对,能够高效、准确的标记出无效芯片,实现图的优化,从而释放机台产能,节省时间并降低人力消耗。
  • 缺陷检测晶圆图优化方法及其系统

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top