“周祖源”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果123个，建议您升级VIP下载更多相关专利

[发明专利]一种3D扇出型封装结构及制备方法-CN202210396720.9在审
发明人：刘翔;尹佳山;周祖源;薛兴涛;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-04-15 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种3D扇出型封装结构及制备方法，包括重新布线层、导电柱、中间芯片、第一塑封材料层、电连接结构及焊球凸块阵列、底部芯片、第二塑封材料层，电连接结构包括叠置的电连接层，以分层方式解决铝很难在10:1深宽比的通孔中垫积的问题，自上而下竖向电连接可减小电阻减小信号的延时，底部芯片还包括无源元件，失电时无源元件放电操作，保护数据免被损坏；大马士革镶嵌工艺制造的电连接结构兼顾芯片全局和局部的平坦化，进一步减少电阻减少信号的延时，适用于各种金属，能用电性能更优秀的金属来解决瓶颈问题，金属连线线宽线间距小于0.1μm，从而能封装更多芯片，提供更多输入/输出接口，减小封装尺寸，满足对高性能芯片的需求。
一种扇出型封装结构制备方法

[发明专利]减少CMP机台研磨液在供应管路及元件中结晶的供应方法及其系统-CN202310578030.X在审
发明人：刘智功;周祖源 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-05-22 - 公布日： 2023-09-29 - 主分类号： B24B57/02 文献下载
摘要：一种减少CMP机台研磨液在供应管路及元件中结晶的供应方法，包括以下步骤：当CMP机台在idle状态时，执行内循环，研磨液经第一管路、阀门箱、第二管路、手阀、第三管路、过滤器、第四管路、供应切换模组、第六管路、流量控制模组、第七管路、第九管路、阀门箱以及第十管路返回至厂务中央供应系统或者本地供应系统循环；以及当第一研磨液常开阀、第四常开阀通气打开，第三常闭阀以及第五常闭阀通气被截断时，研磨液经第一管路、所述阀门箱、第二管路、手阀、第三管路、过滤器、第四管路、供应切换模组、第六管路、流量控制模组、第七管路、第四常开阀、第八管路供应至CMP机台内部的研磨液喷洒臂。
减少 cmp 机台研磨供应管路元件结晶方法及其系统

[发明专利]一种获得混合键合晶圆表面结构的方法-CN202310818060.3在审
发明人：王泽坤;周祖源 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-07-05 - 公布日： 2023-09-05 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种获得混合键合晶圆表面结构的方法，包括：在晶片上生长出图形化的铜柱；生长一层介质层包覆铜柱；对介质层执行化学机械研磨，直到铜柱和介质层具有相同高度；对化学机械研磨之后的结构进行退火，使得铜柱的顶面高于介质层的表面；生长完全覆盖铜柱的防扩散层；对防扩散层执行化学机械研磨，直到漏出铜柱，使得铜柱上表面与防扩散层齐平。本发明不需要在化学机械研磨工艺中刻意控制凹进部的深度；化学机械研磨主要是对介质执行，相比金属化学机械研磨会简单很多；而且不用电镀过多的铜,节约成本；并且，由于中间增加一步退火，可以减轻后续热失配效应或应力造成的一些问题。
一种获得混合键合晶圆表面结构方法

[发明专利]一种TGV转接板制作方法-CN202310712959.7在审
发明人：梁奎;周祖源 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-06-15 - 公布日： 2023-09-01 - 主分类号： H01L21/48 文献下载
摘要：本发明提供了一种TGV转接板制作方法，包括：第一步骤：在衬底中形成凹槽；第二步骤：执行玻璃回流以便在凹槽中至少部分地填充玻璃；第三步骤：利用膜具执行高温模压工艺以制备出孔，并冷却成型以形成具有预制孔的玻璃板；第四步骤：在预制孔中填充导电金属；第五步骤：对铜和玻璃进行研磨以露出预制孔中的导电金属；第六步骤：对衬底执行背部研磨以露出预制孔，由此得到TGV转接板。在根据本发明的TGV转接板制作方法中，通过膜压制备玻璃柱，提高了生产效率；通过本发明的方法形成的玻璃柱成型好，不易被破坏；而且本发明能够按要求制备出所需孔径的通孔。
一种 tgv 转接制作方法

[发明专利]一种TGV转接板一体成型制作方法-CN202310713213.8在审
发明人：梁奎;周祖源 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-06-15 - 公布日： 2023-08-22 - 主分类号： H01L21/48 文献下载
摘要：本发明提供了一种TGV转接板一体成型制作方法，包括：第一步骤：在衬底中形成凹槽；第二步骤：在凹槽中执行玻璃回流以便在凹槽中至少部分地填充玻璃；第三步骤：制造表面形成有金属柱的载板，利用模头携带载板以将金属柱压入凹槽，并使凹槽内的玻璃液填充金属柱之间的空隙；第四步骤：使得模具与载板分离；第五步骤：使得载板与金属柱分离；第六步骤：使金属柱的上部表面露出；第七步骤：对衬底执行背部研磨以露出金属柱的背部，由此得到TGV转接板。在根据本发明的TGV转接板一体成型制作方法中，采用了一体成型的制备方法，提高了生产效率；玻璃柱成型好，不易被破坏；能够按要求制备出所需孔径的空孔；而且实现了玻璃和铜柱的良好结合。
一种 tgv 转接一体成型制作方法

[发明专利]背照式CMOS图像传感器的制备方法-CN202310646312.9在审
发明人：邓生泉;周祖源 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-06-01 - 公布日： 2023-08-08 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种背照式CMOS图像传感器的制备方法，将具有所述像素阵列层及所述连接电路层的所述第一基板与具有所述TSV柱的所述第二基板分别制备，并将所述第一基板与所述第二基板进行键合，实现所述TSV柱与所述连接电路层的电连接，而后制备所述光选择层，并与所述透光基板进行键合，从而可缩短所述背照式CMOS图像传感器的制备工艺时间，提高产率，通过TSV First工艺可提高所述TSV柱与所述连接电路层的对准精度，提高所述背照式CMOS图像传感器的电性能，且可降低所述背照式CMOS图像传感器的损伤概率，提高封装良率。
背照式 cmos 图像传感器制备方法

[发明专利]一种TSV转接板结构的制作方法-CN202310533200.2在审
发明人：尹佳山;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-05-11 - 公布日： 2023-08-04 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种TSV转接板结构的制作方法，包括以下步骤：提供基材、第一载体及第二载体，形成多个在水平方向上间隔排列的自基材正面开口的第一盲孔于基材中，进行第一次键合以将第一载体键合于基材形成有第一盲孔的正面上方，形成多个第二盲孔于基材中，多个第二盲孔与多个第一盲孔一一对应且上下连通以形成多个通孔，进行第二次键合以将第二载体键合于基材形成有第二盲孔的背面上；去除第一载体以显露通孔在基材正面的开口；进行导电材料填充以形成多个通孔导电柱。该制作方法能够制作得到高深宽比的TSV转接板结构，且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题，提高产品良率和性能。
一种 tsv 转接板结制作方法

[发明专利]一种封装结构及其芯片封装方法-CN202111200669.1有效
发明人：韩新;尹佳山;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-10-12 - 公布日： 2023-08-01 - 主分类号： H01L25/16 文献下载
摘要：本发明提供一种封装结构及其芯片封装方法，该封装结构包括半导体层、第一重新布线层、沟槽、绝缘层、通孔、第二重新布线层、半导体组件及封装胶层，其中，半导体层包括多个电子元件及与电子元件电连接的电极，第一重新布线层与电极电连接，沟槽位于半导体层中，且沟槽的底部显露出电子元件；于半导体层的远离电极的面及远离电极的方向依次设置绝缘层、贯穿绝缘层的通孔、第二重新布线层、半导体组件及封装胶层，且第二重新布线层与电子元件电连接，第二重新布线层与半导体组件电连接。本发明于半导体层远离电极的一面设置底部显露出电子元件的沟槽，并将第二重新布线层通过通孔与电子元件电连接，实现了芯片的上下两面的导通，且简化了工艺。
一种封装结构及其芯片方法

[发明专利]防金属导电柱扩散的封装转接板及其制备方法、半导体封装结构-CN202310409676.5在审
发明人：尹佳山;卢春山;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-04-17 - 公布日： 2023-06-27 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种防金属导电柱扩散的封装转接板及其制备方法、半导体封装结构，该制备方法，在进行金属导电柱露头工艺过程中，在进行第一步减薄衬底晶圆后，就对盲槽上端附近的衬底晶圆，通过离子注入的形式进行改性，改性为金属导电柱的金属元素难以扩散的性质，然后在金属导电柱露头工艺过程中有效杜绝金属导电柱扩散进入衬底晶圆中，有效提高后续封装结构的电性及可靠性，最后当金属导电柱露头后还保留一定厚度的离子扩散层，以作为整个转接板结构的扩散阻挡层，进一步提高后续封装结构的可靠性。
金属导电扩散封装转接及其制备方法半导体结构

[发明专利]一种2.5D封装结构的制备方法-CN202210441937.7有效
发明人：刘翔;尹佳山;周祖源;薛兴涛;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-04-25 - 公布日： 2023-06-27 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种2.5D封装结构的制备方法，将去除底部金属层的工艺放置在最后，以使底部金属层能够隔离去除第二支撑衬底时激光照射对封装结构特别是芯片的影响，从而保护2.5D封装结构保护所述芯片，提高2.5D封装芯片可靠性测试的成功率及成品率；底部金属层易于形成和去除，不会增加封装成本，工艺简单有效；半导体衬底的第二表面经过化学机械研磨，提高了半导体衬底的平整度，既能提高后续封装中多个界面的结合强度，也可降低底部金属层与TSV导电柱的接触电阻；TSV导电柱、连接焊盘及金属凸块位于同一垂线上，可有效地减小电阻减小信号的延时。
一种 2.5 封装结构制备方法

[发明专利]一种重布线层的制备方法及封装结构-CN202310122144.3在审
发明人：尹佳山;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-02-15 - 公布日： 2023-05-30 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种重布线层的制备方法及封装结构，其制备方法是首先作业绝缘层，做出图案化的第一开孔，然后在第一开孔中填充导电层之后，通过平坦化工艺做出平坦的镶嵌式结构，在平整的镶嵌式结构表面形成溅射层，并在溅射层上作业光阻层，图案化光阻层形成第二开孔，且第二开孔的位置与平坦化后的导电层布设位置对应设置，在第二开孔中电镀金属，从而形成金属互联层，最后去除光阻层和被光阻层覆盖的溅射层，以形成重布线层。本发明最终形成的封装结构中通过电镀所形成的金属互联层的表面平整度更高，避免了传统封装工艺中光阻在较深的孔洞内残留，避免了后续电镀工艺过程异常的问题。
一种布线制备方法封装结构

[发明专利]半导体测试结构、测试方法及制备方法-CN202310119645.6在审
发明人：尹佳山;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-02-15 - 公布日： 2023-05-09 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种半导体测试结构、测试方法及制备方法中，在TSV转接板上制备形成包括测试焊盘及与测试焊盘电连接的金属互联线的测试单元，测试时无需进行晶圆背面研磨，且扎针方便，可实现便捷测试；在制备金属布线时可同时制备测试单元，工艺简单；进行测试时可实现对当站工艺的短时间内在线监控，避免问题片继续流片；采用开尔文法可实现针对单个TSV金属柱的高精度电性测试。
半导体测试结构方法制备

[发明专利]大马士革结构及制备方法-CN202310123532.3在审
发明人：尹佳山;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2023-02-15 - 公布日： 2023-05-02 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种大马士革结构及制备方法，通过两次反溅射工艺可仅在通孔侧壁形成阻挡层与粘附层，使得通孔中的金属铜可直接与下层金属件进行金属互联，从而可减小互联点处的电阻率减小电阻、降低热损耗；位于侧壁底区的复合结构可提高金属铜的扩散难度，且侧壁顶区与侧壁底区之间可形成台阶以提高金属铜在通孔侧壁的覆盖率，从而可提高产品可靠性。
大马士革结构制备方法

[发明专利]一种半导体结构及其制备方法-CN202111134231.8在审
发明人：杨玉杰;潘远杰;周祖源;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2021-09-27 - 公布日： 2023-03-31 - 主分类号： H01L21/60 文献下载
摘要：本发明提供了一种半导体结构及其制备方法，在该制备方法的键合步骤之前，对硅器件层的边缘进行切削，以在键合过程中形成边缘溢出层用以保护硅器件层，此外，通过预处理步骤，将边缘溢出层减薄，以使边缘溢出层的的表面低于硅器件层的表面，从而在边缘溢出层保护硅器件的同时，还可避免CMP过程中对边缘溢出层的研磨，进而减少硅器件层表面缺陷的产生，提升最终的器件性能。
一种半导体结构及其制备方法

[发明专利]一种通孔的制备方法-CN202211104381.9在审
发明人：蔡帅;潘远杰;周祖源;薛兴涛 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-09-09 - 公布日： 2023-03-14 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种通孔的制备方法，所述制备方法包括：提供一中间结构，所述中间结构包括半导体基底及通孔，所述通孔形成在所述半导体基底内，所述半导体基底具有相对的第一表面及第二表面，其中所述第一表面暴露出所述通孔的铜柱；刻蚀所述第一表面，使所述通孔的铜柱相对于所述第一表面凸起；对所述第一表面进行湿法清洗，并采用铜刻蚀工艺处理所述第一表面及所述通孔的铜柱表面；于所述第一表面及所述通孔的铜柱表面形成绝缘层。本发明提供的一种通孔的制备方法能够解决现有通孔制作技术中，有铜颗粒散落在通孔周围，影响绝缘层的附着效果，并影响绝缘层电隔绝效果的问题。
一种制备方法

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 123 条