“式双忆阻器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11898595个，建议您升级VIP下载更多相关专利

[发明专利]一种单双极混合高效忆阻逻辑电路及其控制方法-CN201811045864.X有效
发明人：杨玉超;徐丽莹;张腾;黄如 -专利权人：北京大学
申请日： 2018-09-07 - 公布日： 2023-03-24 - 主分类号： G06F30/30 文献下载
摘要：本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可
一种单双极混合高效逻辑电路及其控制方法

[发明专利]一种金属氧化物忆阻器的通用紧凑模型的实现方法-CN202310093459.X在审
发明人：杨睿;贾越洋 -专利权人：上海交通大学
申请日： 2023-02-02 - 公布日： 2023-04-18 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种金属氧化物忆阻器的通用紧凑模型的实现方法，包括：基于导电细丝的电阻值和长度，获得电场增益参数；进而获得置位过程中进入顶电极的氧离子浓度，以及复位过程中释放的氧离子的浓度；并对置位和和复位过程中氧空穴的生成和复合之间的竞争过程进行建模，构建忆阻器的通用模型。此通用模型可以解释并复现在金属氧化物忆阻器在复位过程中的多种非常规编写特性。基于此通用模型，提出了通过调节器件制造过程中工艺参数，工作过程中的编写电压和电流参数，调控氧离子进出电极的势垒，从而对单极和双极模式忆阻器、以及渐变和突变的编写方式进行调控的方法，改善了对于忆阻器编写特性的调控能力
一种金属氧化物忆阻器通用紧凑模型实现方法

[实用新型]一种基于忆阻器的混沌信号产生电路-CN201520473809.6有效
发明人：崔力;欧青立;雷志明 -专利权人：湖南科技大学
申请日： 2015-06-30 - 公布日： 2015-10-21 - 主分类号： H04L9/00 文献下载
摘要：本实用新型公开了一种基于忆阻器的混沌信号产生电路，其包括信号源、忆阻器等效电路、基本混沌信号产生电路、分段线性函数产生电路和非线性电阻等效电路，信号源的输出端与忆阻器等效电路的输入端相连，忆阻器等效电路的输出端与基本混沌信号产生电路的输入端相连本实用新型采用忆阻器等效电路、基本混沌信号产生电路、分段线性函数产生电路和非线性电阻等效电路组成混沌信号产生电路，整个电路具有结构简单、成本低的优点，并能产生一个新的双涡卷混沌信号。
一种基于忆阻器混沌信号产生电路

[发明专利]忆阻器阵列结构及其操作方法、神经网络稀疏化装置-CN202111545665.7在审
发明人：周正;黄鹏;韩丽霞;康晋锋 -专利权人：北京大学
申请日： 2021-12-16 - 公布日： 2022-03-11 - 主分类号： G11C13/00 文献下载
摘要：本公开提供了一种忆阻器阵列结构及其操作方法、神经网络稀疏化装置。其中，该忆阻器阵列结构包括多个结构子阵列，多个结构子阵列中的每个结构子阵列包括多个忆阻器单元、多个第一晶体管单元和多个第二晶体管单元。多个忆阻器单元分布排列形成忆阻器阵列，多个第一晶体管单元在第一方向上与忆阻器阵列的两端的多个忆阻器单元分别对应相连；多个第二晶体管单元在第二方向上与忆阻器阵列的另两端的多个忆阻器单元分别对应相连；其中，在第一方向上，多个第一晶体管单元与忆阻器阵列的两端的相邻忆阻器阵列对应相连；在第二方向上，多个第二晶体管单元与忆阻器阵列的另两端的相邻忆阻器阵列对应相连。
忆阻器阵列结构及其操作方法神经网络稀疏化装

[发明专利]一种基于忆阻器交叉阵列的集成装置、类脑芯片及方法-CN202310456879.X在审
发明人：李亚民;苏康;邹晓峰;李拓 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-04-21 - 公布日： 2023-07-07 - 主分类号： G11C13/00 文献下载
摘要：本发明提出一种基于忆阻器交叉阵列的集成装置、类脑芯片及方法。集成装置包括：忆阻器交叉阵列模块，包括按照预设行数及预设列数进行连接的忆阻器，以及分别与每一行的忆阻器对应连接的若干晶体管，晶体管配置用于控制其对应行的忆阻器的电流通断；外接电路模块，连接到每个晶体管以及忆阻器交叉阵列模块中的每一列忆阻器，并且配置用于单独控制忆阻器交叉阵列模块中每一列的忆阻器的电流通断以及与每一行的忆阻器对应连接的晶体管的电流通断。本发明公开的方案有效解决了忆阻器交叉阵列集成时的串扰问题，避免对忆阻器交叉阵列中的忆阻器进行读写操作时产生漏电流的问题，其以行为单位进行集成的方式减小了芯片面积，节省了晶体管的使用量。
一种基于忆阻器交叉阵列集成装置芯片方法

[发明专利]一种忆阻电路及集成电路-CN202310390685.4在审
发明人：张补;张军;董雷宏;潘严琴;桃李;王文峰;王浩 -专利权人：湖北大学;湖北江城实验室
申请日： 2023-04-13 - 公布日： 2023-07-11 - 主分类号： G11C5/02 文献下载
摘要：本申请属于忆阻器技术领域，提供了一种忆阻电路及集成电路，忆阻电路包括：N个忆阻输入电路、M个忆阻输出电路、触发逻辑电路以及触发器；忆阻输入电路由输入阻变忆阻器和输入场效应管串联组成，忆阻输出电路由输出阻变忆阻器和输出场效应管串联组成，触发器的反相时钟端以及触发逻辑电路的输出端共接于反相时钟信号端，触发逻辑电路的第一输入端连接电源端，触发逻辑电路的N个第二输入端分别连接N个所述忆阻输入电路，通过设计新颖结构的忆阻电路可以降低运算复杂度
一种电路集成电路

[发明专利]基于数字电位器的忆阻器仿真器电路-CN201510967269.1在审
发明人：王光义;袁方;王晋;彭存建;张祥 -专利权人：杭州电子科技大学
申请日： 2015-12-18 - 公布日： 2016-03-30 - 主分类号： H03K19/00 文献下载
摘要：本发明公开了一种基于数字电位器的忆阻器仿真器电路。本发明根据HP实验室TiO2忆阻器的数学模型，对数学模型进行离散分析，获得了忆阻器数学模型的离散模型，根据所得出的离散数学模型，利用控制电路和数字电位器实现惠普实验室忆阻器模型。本发明提供的忆阻器仿真器包括数字电位器、高品质的仪表差分放大器、单片机。在无法获得纳米尺度单个孤立忆阻器器件的情况下，本发明提供的忆阻器仿真器可代替实际TiO2忆阻器进行忆阻器相关电路的设计与实验，也可用于其他需要忆阻器的领域。
基于数字电位器忆阻器仿真器电路

[发明专利]用于忆阻器阵列的权重更新方法和处理单元-CN202210592646.8在审
发明人：吴华强;张文彬;高滨;姚鹏;唐建石;钱鹤 -专利权人：清华大学
申请日： 2022-05-27 - 公布日： 2022-08-05 - 主分类号： G06N3/063 文献下载
摘要：一种用于忆阻器阵列的权重更新方法和处理单元，该忆阻器阵列设置为用于映射神经网络的网络层的权重矩阵，且忆阻器阵列包括阵列排布的多个忆阻器单元，且多个忆阻器单元的每个包括用于形成差分单元的两个忆阻器，该权重更新方法包括：获取权重矩阵中每个权重的权重更新方向；根据在先更新模式历史，选择用于忆阻器阵列的权重更新操作模式，并根据每个权重的权重更新方向改变忆阻器阵列中对应的忆阻器单元中至少一个忆阻器的电导值。该权重更新方法能够提高处理单元的权重表示范围，解决单向操作造成忆阻器电导饱和的问题，有效降低系统的能耗开销，简化系统设计的复杂度。
用于忆阻器阵列权重更新方法处理单元

[发明专利]一种高一致性忆阻器及其制备方法-CN201910404863.8在审
发明人：不公告发明人 -专利权人：北京科易达知识产权服务有限公司
申请日： 2019-05-17 - 公布日： 2019-08-23 - 主分类号： H01L45/00 文献下载
摘要：本发明的提供一种高一致性忆阻器及其制备方法，该忆阻器自下而上包括惰性金属下电极、氧化物阻变层、活性金属纳米插层、惰性金属上电极，氧化物阻变层中包含有部分的活性金属原子，其特征在于沿由所述金属下电极指向所述金属上电极的方向，活性金属原子的含量递增变化，本发明的忆阻器在外加电压作用下能够实现高低阻态的转变，呈现双极性阻变。器件阻变电压的幅度≤3V，阻态波动小于30％，良率大于90％。所述制备方法，通过器件结构设计、工艺优化，实现活性金属原子对氧化物阻变层的梯度掺杂，降低器件离散性，提高器件的良率。本发明中忆阻器阻变的机制主要由活性金属原子参与的氧化还原反应所主导，器件的阻态波动小于30％，良率大于90％。
忆阻器活性金属原子氧化物阻变层良率阻态制备惰性金属下电极氧化还原反应金属上电极递增变化工艺优化活性金属降低器件纳米插层器件结构梯度掺杂外加电压电极变电压离散性双极性指向金属主导

[发明专利]具有可重复的双极阻抗开关特性的Ⅲ族氮化物忆阻器-CN201610073857.5在审
发明人：陈一仁;宋航;黎大兵;蒋红;李志明;孙晓娟;缪国庆;张志伟 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2016-02-02 - 公布日： 2016-06-29 - 主分类号： H01L45/00 文献下载
摘要：具有可重复的双极阻抗开关特性的Ⅲ族氮化物忆阻器，属于微电子技术领域，填补了Ⅲ族氮化物半导体材料体系在微电子领域的空白。本发明的忆阻器，包括衬底；在衬底上原位生长的Ⅲ族氮化物半导体材料，所述Ⅲ族氮化物半导体材料包括依次生长的低温GaN成核层、GaN材料、Si掺杂的N型GaN材料和AlN材料；AlN台面，对AlN材料进行掩膜本发明在原位生长的Ⅲ族氮化物半导体材料上制备忆阻器，该忆阻器具有双极阻抗开关特性，并且该特性具备可重复性和稳定性，具有满足非易失性存储功能。
具有重复阻抗开关特性氮化物忆阻器

[发明专利]一种基于双离子调控的忆阻器单元及其制备方法-CN202210049184.5在审
发明人：朱小健;张峥;吴柳;孙翠;段吉鹏;李润伟 -专利权人：中国科学院宁波材料技术与工程研究所
申请日： 2022-01-17 - 公布日： 2022-05-27 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及一种基于双离子调控的忆阻器单元及其制备方法，采用简单的平面忆阻器结构，工艺简单，并采用离子插层工艺，将第一离子和第二离子插入到介质层的范德瓦尔斯间隙，通过改变施加在忆阻器单元上的电场大小、方向产生不同的阻变现象
一种基于离子调控忆阻器单元及其制备方法

[发明专利]多阻态忆阻器的控制方法、装置及测试平台-CN202210474932.4在审
发明人：吴华强;于健;高滨;唐建石;赵美然 -专利权人：清华大学
申请日： 2022-04-29 - 公布日： 2022-09-20 - 主分类号： G11C13/00 文献下载
摘要：本申请公开了一种多阻态忆阻器的控制方法、装置以及测试平台，其中，方法包括：确定忆阻器的目标阻态；根据目标阻态计算忆阻器的目标电流，并根据目标阻态的阻态范围生成忆阻器的最佳调节策略；根据最佳调节策略和目标电流匹配忆阻器的目标栅端电压或目标复位电压脉冲宽度，并根据目标栅端电压或目标复位电压脉冲宽度调节忆阻器，直至忆阻器的实际阻态达到目标阻态，从而不仅能够稳定快速的达到不同的阻态，且在保证降低能耗的同时提高了忆阻器的使用寿命。由此，解决了相关技术无法快速切换到目标阻态导致耗时过长以及能耗过大且会减少忆阻器的寿命等问题。
多阻态忆阻器控制方法装置测试平台

[发明专利]基于a-Si忆阻效应的SPR神经突触器件及其制备方法-CN201810892819.1有效
发明人：李伟;陈奕丞;次会聚;董湘;刘诚;李东阳;蒋向东 -专利权人：电子科技大学
申请日： 2018-08-07 - 公布日： 2020-07-31 - 主分类号： H01L45/00 文献下载
摘要：基于a‑Si忆阻效应的SPR神经突触器件及其制备方法，属于仿生器件技术领域。本发明将晶体硅棱镜与“顶电极/a‑Si∶金属纳米颗粒双阻变层/底电极”忆阻器结构耦合，使得电调制下光信号经晶体硅棱镜射入至双阻变层，并运用表面等离子体共振(SPR)效应，使得器件工作过程中阻变层的介电常数变化信息以光信号进行读取本发明所提出的“电调制，光读取”神经突触器件具有传统“电调制，电读取”神经突触器件无法比拟的优势，因其不仅具有传统忆阻器低能耗、非易失性等特性，而且还具有光作为信息载体进行信号处理带宽大、抗电磁干扰能力强的优势
基于 si 效应 spr 神经突触器件及其制备方法

[发明专利]忆阻器阵列的操作方法、数据处理装置-CN202211477580.4在审
发明人：吴华强;李嘉宁;揭路;伍冬;姚鹏;潘思宁;高滨;钱鹤;唐建石 -专利权人：清华大学
申请日： 2022-11-23 - 公布日： 2023-03-28 - 主分类号： G11C13/00 文献下载
摘要：一种忆阻器阵列的操作方法以及数据处理装置。该忆阻器阵列的操作方法包括矩阵向量乘法操作，该矩阵向量乘法操作包括：将忆阻器阵列中各行的输入数据分别对应的输入电压施加在忆阻器阵列中各行的字线上；对忆阻器阵列中各列的源线分别施加源线电压，以使得忆阻器阵列中各行的各个忆阻器单元中的晶体管导通并工作在饱和区；对忆阻器阵列中各行的位线施加第一固定电压；检测忆阻器阵列中各列的源线上的输出电流以得到输出结果。该操作方法能够缓解忆阻器阵列中大电流导致的电压降对计算精度的影响，并且降低外部电路的设计难度。
忆阻器阵列操作方法数据处理装置

[发明专利]一种Toffoli门电路及其操作方法-CN201910734839.0在审
发明人：李祎;程龙;缪向水 -专利权人：华中科技大学
申请日： 2019-08-09 - 公布日： 2019-12-13 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种Toffoli门电路及其操作方法，其中Toffoli门电路包括控制位忆阻器、操作位忆阻器、控制器，其中控制位忆阻器和操作位忆阻器的正极共同连接在一条阵列字线上，负极分别连接在不同的阵列位线上利用忆阻器在不同操作电压下具有多阻态的特点，通过分别在控制位忆阻器和操作位忆阻器所在的字线和位线上输入不同的控制信号来控制忆阻器两端输入的电压从而改变忆阻器的状态，进而分别存储控制位信息和操作位信息。本发明仅采用两个忆阻器即可实现Toffoli可逆逻辑功能，电路复杂度较低，电路所占面积也较小。同时由于忆阻器具有非易失的特点，在逻辑功能完成后，逻辑输出直接存储在忆阻器中，无需额外的数据传输与存储，故延时及功耗较低。
忆阻器操作位控制位电路位线字线电路复杂度正极操作电压存储控制可逆逻辑控制信号逻辑功能逻辑输出数据传输直接存储控制器负极非易失位信息功耗延时阻态存储