“存储器存储指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9648589个，建议您升级VIP下载更多相关专利

[发明专利]增强型低成本微控制器-CN201780009258.X有效
发明人：阿希什·塞纳帕蒂;肖恩·斯蒂德曼;B·卢舍尔 -专利权人：密克罗奇普技术公司
申请日： 2017-05-12 - 公布日： 2023-09-01 - 主分类号： G06F9/34 文献下载
摘要：本申请实施例涉及一种增强型低成本微控制器。本发明涉及一种8位微处理器，其具有程序存储器及数据存储器，所述程序存储器具有16位指令字大小，所述数据存储器具有8位数据大小。指令字具有针对高达12个位的地址的有效负载大小。此外，所述微处理器具有与所述程序存储器及所述数据存储器耦合的中央处理单元；经配置以选择高达64个存储器库中的一者的库选择寄存器；及可操作以寻址高达16KB的数据存储器的间接寻址寄存器。所述CPU经配置以执行具有两个指令字且经配置以仅存取所述数据存储器的下4KB的第一移动指令及具有三个指令字且经配置以存取所述整个数据存储器的第二移动指令。
增强低成本控制器

[发明专利]程序码读取方法、存储器控制器及存储器存储装置-CN202211638641.0在审
发明人：赖振楠;吴奕盛 -专利权人：深圳宏芯宇电子股份有限公司
申请日： 2022-12-19 - 公布日： 2023-05-02 - 主分类号： G06F3/06 文献下载
摘要：本发明属于存储技术领域，其提供一种程序码读取方法、存储器控制器与存储器存储装置，其将执行控制指令所需的程序码存储于存储器模块中的系统区中，在存储器存储装置工作时，解析控制指令，获取用于执行所述控制指令的程序码的逻辑地址；将所述逻辑地址的程序码读取到随机存储器中，并在所述随机存储器中执行所述程序码对应的程序码功能。以实现小容量的SRAM的存储器存储装置亦可具有良好的数据读写速度。
程序读取方法存储器控制器存储装置

[发明专利]高速缓冲存储器线清洗微结构执行方法和系统-CN00818070.9有效
发明人：萨尔瓦多·帕朗卡;斯蒂芬A·菲希尔;苏布拉马尼亚姆·迈尤兰 -专利权人：英特尔公司
申请日： 2000-12-28 - 公布日： 2003-06-18 - 主分类号： G06F12/08 文献下载
摘要：一种用于清洗与来自连续域中所有高速缓冲存储器的线性存储器地址相关的高速缓冲存储器线的系统和方法。高速缓冲存储器控制器接收存储器地址，并确定该存储器地址是否储存在连续域中最近的高速缓冲存储器中。如果一条高速缓冲存储器线存储了该存储器地址，则将该地址从高速缓冲存储器中清洗掉。清洗指令被分配给高速缓冲存储器控制器内的一个写联合缓冲器。该写联合缓冲器将信息发送给总线控制器。该总线控制器为连续域内的外部和内部高速缓冲存储器中储存的存储器地址的情况定位，把这些情况清洗掉。然后可以从写联合缓冲器中清除清洗指令。可以用控制位来表示：是否写联合缓冲器被分配给清洗指令；是否存储器地址储存在最近的高速缓冲存储器中；以及是否应从写联合缓冲器中清除清洗指令。
高速缓冲存储器清洗微结构执行方法系统

[发明专利]存储控制器、智能卡以及控制存储器的读操作的方法-CN200410087410.0无效
发明人：金民圭 -专利权人：三星电子株式会社
申请日： 2004-08-12 - 公布日： 2005-03-09 - 主分类号： G06F13/00 文献下载
摘要：提供一种选择性改变存储器时钟信号的频率的存储控制器、一种包括该存储控制器的智能卡和一种控制存储器的读操作的方法。存储控制器包括中央处理单元(CPU)、存储器接口和频率改变控制器。CPU响应于数据读请求信号输出读指令信号和响应于数据写请求信号输出写指令信号。存储器接口响应于读指令信号和写指令信号之一输出多个控制信号，产生基于系统时钟信号的存储器时钟信号和响应于频率改变控制信号改变存储器时钟信号的频率。频率改变控制器响应于多个控制信号和存储器时钟信号输出频率改变控制信号。存储控制器、包括该存储控制器的智能卡和控制存储器读操作的方法防止了存储器当在高频工作时输出错误数据。
存储控制器智能卡以及控制存储器操作方法

[发明专利]一种可编程多参数可调的脉冲信号发生器-CN201710904711.5在审
发明人：黄蕊 -专利权人：黄蕊
申请日： 2017-09-29 - 公布日： 2019-04-05 - 主分类号： G06F1/02 文献下载
摘要：本发明公开了一种可编程多参数可调的脉冲信号发生器，由指令存储器、指令解码器、MCU、地址解码器、波形存储器、波形解码器及脉冲发送通道组成，所述MCU通过导线分别与指令存储器、地址解码器及波形解码器电连接；所述指令解码器通过导线分别与指令存储器、地址解码器及波形存储器电连接；所述波形解码器还通过导线分别与波形存储器及脉冲发送通道电连接。本发明提供的可编程多参数可调的脉冲信号发生器，由于波形控制码中大量的重复内容，同时控制与波形指令的分离，使得可以压缩存放重复部分，减少了存储空间，提高了指令效率。
脉冲信号发生器波形存储器波形解码器地址解码器指令存储器电连接多参数可编程可调的指令解码器脉冲发送指令波形控制存储空间通道组成重复内容压缩重复

[发明专利]存储器管理方法、存储器存储装置及存储器控制电路单元-CN201711081990.6在审
发明人：李皓智;谢汇;肖孟;汤仁君;管冬生 -专利权人：合肥兆芯电子有限公司
申请日： 2017-11-07 - 公布日： 2018-03-06 - 主分类号： G06F3/06 文献下载
摘要：本发明的实施例提供一种存储器管理方法、存储器存储装置及存储器控制电路单元，其中存储器管理方法包括从主机系统接收多个指令；计数对应于所述指令的最新闲置时间与过去平均指令接收时间间隔；若最新闲置时间大于第一门槛值且过去平均指令接收时间间隔大于第二门槛值，动态地将存储器存储装置的工作模式从第一工作模式切换为第二工作模式。藉此，可降低存储器存储装置的耗电量，且可避免存储器存储装置在不同工作模式之间太频繁地切换。
存储器管理方法存储装置控制电路单元

[发明专利]SRAM的基于功率的可适应分配-CN202080058029.9在审
发明人：法坦赫·加霍德拉特;田·E·韦 -专利权人：超威半导体公司
申请日： 2020-08-24 - 公布日： 2022-03-29 - 主分类号： G06F3/06 文献下载
摘要：提供了一种用于处理计算机指令的技术。所述技术包括：获得针对指令的指令状态存储器条目的信息；针对所述指令状态存储器条目，基于聚类准则识别指令状态存储器中具有可选择地被供电的行和块的槽；以及将所述指令状态存储器条目置于所识别的槽中。
sram 基于功率适应分配

[发明专利]存储器控制装置-CN200910118583.7无效
发明人：林柏廷;翁明辉 -专利权人：承景科技股份有限公司
申请日： 2009-03-04 - 公布日： 2010-09-08 - 主分类号： G06F13/18 文献下载
摘要：一种存储器控制装置。该存储器控制装置耦接于一存储器及多个装置间，且包括一存储器控制器及一流量控制器。存储器控制器耦接于该存储器，用以对该存储器进行读取或写入的操作。流量控制器耦接于该存储器控制器，用以传送这些装置的控制指令及数据给该存储器控制器。其中，当该流量控制器传送一高优先装置的数据给该存储器控制器发生中断时，该流量控制器将传送一暂时停止接收指令给该存储器控制器，使该存储器控制器暂时停止目前接收操作，以进行次优先装置的指令的操作。
存储器控制装置

[发明专利]用于验证存储器设备的方法和系统-CN202110344001.8在审
发明人：伦加拉加·苏达马尼;普拉蒂沙·高塔姆;乌代·库马·NB;阿比纳夫·夏尔马;萨钦·苏雷什·乌帕德亚 -专利权人：三星电子株式会社
申请日： 2021-03-30 - 公布日： 2022-02-22 - 主分类号： G11C29/12 文献下载
摘要：本发明涉及一种验证存储器设备的方法。该方法包括基于存储在第一存储器设备的经验证的预定部分中的一个或多个第一微码指令来验证第二存储器设备以检测第二存储器设备的运行状态。此外，该方法包括在验证第二存储器设备之后接收一个或多个第二微码指令。最后，基于存储在第二存储器设备中的一个或多个第二微码指令来验证第一存储器设备以检测第一存储器设备的运行状态。
用于验证存储器设备方法系统

[发明专利]数据储存装置以及快闪存储器控制方法-CN201510074637.X有效
发明人：张逸康 -专利权人：慧荣科技股份有限公司
申请日： 2015-02-12 - 公布日： 2018-11-30 - 主分类号： G06F12/06 文献下载
摘要：本发明涉及一种涉及复电设计的快闪存储器控制技术，具体地说涉及数据储存装置以及快闪存储器控制方法。该快闪存储器控制方法包括：为欲写入一快闪存储器的写入数据产生指令顺序信息，并以一随机存取存储器暂存上述写入数据以及指令顺序信息；将上述写入数据以及指令顺序信息一并自该随机存取存储器刷新至该快闪存储器的多个物理区块中的一数据接收区块；以及，在包括该快闪存储器的一数据储存装置复电时，检查该数据接收区块，以根据上述指令顺序信息将指令顺序晚于丢失数据的写入数据舍弃。
数据储存装置以及闪存控制方法

[发明专利]经由计算机总线对持久性存储器的控制-CN201710095102.X有效
发明人：艾丹·伯斯坦;迭戈·克鲁普尼科夫;什洛莫·赖金;M·卡根 -专利权人：迈络思科技有限公司
申请日： 2017-02-22 - 公布日： 2020-07-28 - 主分类号： G06F13/16 文献下载
摘要：本申请公开了一种经由计算机总线对持久性存储器的控制。存储器设备包括具有存储器地址空间的目标存储器以及易失性缓冲存储器，该易失性缓冲存储器被耦合以接收通过总线写入到存储器设备以用于在存储器地址空间中的指定地址中存储的数据。存储器控制器被配置为经由总线接收刷新指令并响应于该刷新指令以将在存储器地址空间内具有指定地址的在缓冲存储器中保存的数据立即刷新到目标存储器。
经由计算机总线持久性存储器控制

[发明专利]一种网络处理器指令存储装置及该装置的指令存储方法-CN201210233710.X在审
发明人：郝宇;安康;王志忠;刘衡祁 -专利权人：中兴通讯股份有限公司
申请日： 2012-07-06 - 公布日： 2013-01-02 - 主分类号： G06F15/16 文献下载
摘要：本发明公开了一种网络处理器指令存储装置及该装置的指令存储方法，能够节约硬件资源。所述网络处理器包括两个以上的微引擎大组，每个微引擎大组包括N个微引擎，该N个微引擎包括两个以上的微引擎小组，所述指令存储装置包括：Qmem、缓存、第一低速指令存储器和第二低速指令存储器，其中：每个微引擎对应一个Qmem和一个缓存，Qmem设置为与微引擎连接，缓存与Qmem相连；每个微引擎小组对应一个第一低速指令存储器，微引擎小组中每个微引擎对应的缓存与第一低速指令存储器相连；每个微引擎大组对应一个第二低速指令存储器，微引擎大组中每个微引擎对应的缓存与第二低速指令存储器相连。采用该方案节省了大量的硬件存储资源。
一种网络处理器指令存储装置方法

[发明专利]存储器装置及其刷新方法-CN201810685434.8在审
发明人：中冈裕司 -专利权人：华邦电子股份有限公司
申请日： 2018-06-28 - 公布日： 2020-01-07 - 主分类号： G11C11/401 文献下载
摘要：本发明提供一种存储器装置及其刷新方法。所述存储器装置包括存储器阵列以及存储器控制电路。存储器控制电路计数存取指令的次数以产生第一计数值，计数刷新指令的次数以产生第二计数值。存储器控制电路在第一计数值等于第二计数值时锁存对应于存取指令的存储器区块地址以及存储列地址以获得列干扰刷新区块地址以及列干扰刷新列地址。存储器控制电路依据列干扰刷新区块地址以及列干扰刷新列地址对存储器区块进行列干扰刷新操作。
存储器控制电路列地址存储器装置存取指令区块地址存储器区块地址存储器区块存储器阵列刷新操作锁存存储指令

[发明专利]在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法-CN200680029539.3无效
发明人： R·韦伯尔;B·米勒;E·博尔;Y·科拉尼;R·格默利克 -专利权人：罗伯特·博世有限公司
申请日： 2006-07-25 - 公布日： 2008-08-13 - 主分类号： G06F12/08 文献下载
摘要：用于在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法，其特征在于，在所述设备中含有第二存储器或存储器区域，其中所述设备被构造为Cache存储器系统并配备有至少两个分开的端口，并且至少两个处理单元通过所述端口对第二存储器或存储器区域的相同的或不同的存储器单元进行存取，其中来自第一存储器系统的数据和/或指令以块的方式被缓存。
具有至少两个处理单元用于数据指令一个第一存储器区域计算机系统存储设备

[发明专利]具有低电耗指令高速缓冲存储器的数据处理器-CN01145765.1无效
发明人：山崎恭启;佐藤泰造;内海祐之;依田齐 -专利权人：富士通株式会社
申请日： 2001-12-21 - 公布日： 2004-06-30 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了一个数据处理器，该处理器包括一个可以在低电耗下操作的指令高速缓冲存储器，避免了无用的电力消耗。数据处理器包括：多个高速缓冲存储器单元；存储装置，指示命中了高速缓冲存储器单元中的哪一个；以及一个检测逻辑电路，当读取位于连续指令的程序块头部的第一指令时，响应一个指令地址，启用所有的所述高速缓冲存储器单元，且当读取程序块中的后续指令时，只启用一个高速缓冲存储器单元，而禁用其它高速缓冲存储器单元，所述一个高速缓冲存储器单元被所述存储装置指示为为读取所述第一指令而被命中。
具有电耗指令高速缓冲存储器数据处理器