“存储器存储指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9648589个，建议您升级VIP下载更多相关专利

[发明专利]编码数据解码装置-CN200480042364.0无效
发明人：帆足克己;山口良二 -专利权人：松下电器产业株式会社
申请日： 2004-12-08 - 公布日： 2007-03-07 - 主分类号： H04N7/24 文献下载
摘要：包括进行图像编码数据的解码处理的图像解码器(10)；进行图像编码数据的部分解码处理和图像解码器(10)的控制这两方面的处理器(11)；用于存储该处理器(11)执行的程序的内部指令存储器(12)；存储了要传送给处理器(11)的RAM区域的所有程序的外部指令存储器(13)；用于存储从图像解码器(10)输出的解码数据的帧存储器(14)，将对图像编码数据进行解码时的程序划分成功能模块单位，对于预先确定的每个指令存储器传送单位，在再现过程中将程序从外部指令存储器(13)替换到内部指令存储器(12)，同时，对图像编码数据进行解码。
编码数据解码装置

[发明专利]数据备份与读取系统及其方法-CN202111264181.5在审
发明人：张敦凯 -专利权人：深圳宏芯宇电子股份有限公司
申请日： 2021-10-28 - 公布日： 2022-01-28 - 主分类号： G06F11/14 文献下载
摘要：本发明提供一种数据备份与读取方法及数据备份与读取方法，用于存储器存储装置。存储器存储装置包括存储器控制器、第一存储器模块与第二存储器模块。所述方法包括：存储器控制器接收来自主机系统的写入指令；存储器控制器将写入指令包括的写入数据写入至第一存储器模块，并将写入数据写入至第二存储器模块；以及当判定第一存储器模块损坏，主机系统读取第二存储器模块中存储的写入数据其中第一存储器模块与第二存储器模块为可复写式非易失性存储器模块。
数据备份读取系统及其方法

[发明专利]具有多非易失性存储器的存储系统及其控制器与存取方法-CN200810125308.3有效
发明人：杨俊勇;朱健华;郑国义;梁立群;叶志刚 -专利权人：群联电子股份有限公司
申请日： 2008-06-18 - 公布日： 2009-12-23 - 主分类号： G11C7/10 文献下载
摘要：一种非易失性存储器存储系统，其包括传输接口、存储器模块与控制器。存储器模块包括第一与第二非易失性存储器芯片，其中第一与第二非易失性存储器芯片会通过相同芯片使能管脚从控制器中同时接收芯片使能信号。当执行多通道存取时，第一与第二非易失性存储器芯片会在使能后接收到存取指令，并且当执行单通道存取时，第一与第二非易失性存储器芯片会在使能后分别地接收到存取指令NAND存取指令，其中非存取指令不会异动第一与第二非易失性存储器芯片中的数据
具有非易失性存储器存储系统及其控制器存取方法

[发明专利]存储器内处理器、存储器访问设备以及存储器访问方法-CN202110295385.9在审
发明人：尹皓相;李承远 -专利权人：三星电子株式会社
申请日： 2021-03-19 - 公布日： 2022-03-08 - 主分类号： G06F12/0806 文献下载
摘要：公开了存储器内处理器、存储器访问设备以及存储器访问方法。所述存储器内处理器包括：存储器；寄存器，被配置为存储偏移信息；和内部处理器，被配置为：从存储器控制器接收存储器的参考物理地址和指令，基于偏移信息来确定存储器的偏移物理地址，基于参考物理地址和偏移物理地址来确定存储器的目标物理地址，和通过访问目标物理地址来执行指令。
存储器处理器访问设备以及方法

[发明专利]存储装置的控制方法、及存储装置-CN201580077307.4有效
发明人：柳平康辅;尾崎正一 -专利权人：东芝存储器株式会社
申请日： 2015-03-06 - 公布日： 2021-02-05 - 主分类号： G06F12/06 文献下载
摘要：本实施方式的存储装置的控制方法中，第1半导体存储器接收从控制器发送的读出指令，第2半导体存储器接收从所述控制器发送的写入指令，基于所述读出指令，从所述第1半导体存储器内读出数据；所述第1半导体存储器发送所述数据与表示已输出所述数据的控制信号；基于所述写入指令，所述第2半导体存储器按基于所述控制信号的时序接收所述数据，并将接收到的所述数据写入至所述第2半导体存储器内。
存储装置控制方法

[发明专利]缓存存储器操作的协调-CN201980020429.8在审
发明人： B·施泰因马赫尔-布罗 -专利权人：国际商业机器公司
申请日： 2019-03-27 - 公布日： 2020-10-30 - 主分类号： G06F12/0817 文献下载
摘要：本发明涉及一种用于协调由一致性共享存储系统的处理器设备执行的指令序列的方法。一条指令被执行并使所述处理器设备将存储器线的副本填充到处理器高速缓存中。基于检测到指示关于所述存储器线的跨所述共享存储系统的一致性传播未被确认的第一标志信息，所述处理器设备对所述存储器线进行标记。基于检测到指示关于所述存储器线的跨所述共享存储系统的所述一致性传播已确认的第二标志信息，所述处理器设备对所述存储器线进行清除标记。基于执行存储器屏障指令，在标记所述存储器线的同时阻止所述存储器屏障指令的执行完成。
缓存存储器操作协调

[发明专利]用于依据存储器访问模式执行数据存取的装置和方法-CN200310119825.7有效
发明人： E·德贝斯;Y·－K·陈;M·J·霍林曼;M·M·杨 -专利权人：英特尔公司
申请日： 2003-10-10 - 公布日： 2004-06-02 - 主分类号： G06F12/08 文献下载
摘要：描述了用于依据存储器存取模式执行数据存取的装置和方法。在一个实施例中，所述方法包含：响应于存储器存取指令，确定由所述存储器存取指令所请求的数据的存储器存取模式。一旦确定了所述存储器存取模式，依据所述确定的存储器存取模式来存取由所述存储器存取指令所请求的数据。最后，一旦所述数据被存取了，依据所述处理器存取指令来处理所述数据。因此，在本发明的这个实施例中，依据包含之字形模式扫描、零树扫描、位平面提取、细粒度可伸缩性等等在内的存储器存取模式来存取数据。
用于依据存储器访问模式执行数据存取装置方法

[发明专利]高速缓存存储器和使用高速缓存存储器的方法-CN202111007235.X有效
发明人：卡曼·S·巴萨姆 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2021-08-30 - 公布日： 2023-10-10 - 主分类号： G06F12/0875 文献下载
摘要：本发明公开了一种高速缓存存储器和一种使用高速缓存存储器的方法。高速缓存存储器包括指令存储器部分、标签存储器部分和一个或多个外围电路，所述一个或多个外围电路用于接收与存储有特定CPU指令的RAM存储器的地址相对应的CPU地址。所述一个或多个外围电路用于接收指示所述指令存储器部分和所述标签存储器部分将被细分为多路的路数量指示，所述一个或多个外围电路用于基于所述路数量指示来确认所述CPU地址的哪些位形成所述标签部分，并且所述一个或多个外围电路用于基于所确认的CPU地址的标签部分和高速缓存存储器中的标签数据来确定所述特定CPU指令是否存储在所述高速缓存存储器中。
高速缓存存储器使用方法

[发明专利]一种计算机编程用指令集存储系统-CN202110516210.6有效
发明人：杜铭枢;郭世杰;杜晓通;李恒 -专利权人：类人思维（山东）智慧科技有限公司
申请日： 2021-05-12 - 公布日： 2023-03-24 - 主分类号： G06F9/32 文献下载
摘要：本发明公开一种计算机编程用指令集存储系统，包括：存储器，采用电子存储器，用于本系统的指令集存储；指令集管理单元,用于实现对存储器中存储的指令集的管理；内存申请单元，用于在指令集管理单元每添加一个类别的指令集后，自动为所添加的指令集，向存储器的空白可擦写区申请一块独立的内存区域用于该所添加的指令集的存储。本发明用于提高指令集存储的合理性，继而有助于确保解释控制系统的平稳运行。
一种计算机编程指令存储系统

[发明专利]存储器复制指令、处理器、方法和系统-CN201780021154.0有效
发明人： M·米谢利 -专利权人：英特尔公司
申请日： 2017-03-03 - 公布日： 2023-06-06 - 主分类号： G06F9/30 文献下载
摘要：一种处理器，包括：解码单元，用于解码存储器复制指令，该存储器复制指令指示源存储器操作数的开始、目的地存储器操作数的开始、以及要从源存储器操作数复制到目的地存储器操作数的初始数据量。执行单元用于响应于存储器复制指令，在中断之前将数据的第一部分从源存储器操作数复制到目的地存储器操作数。当源存储器操作数与目的地存储器操作数重叠时，将使用降序复制方向。响应于中断，当使用降序复制方向时，执行单元用于存储要复制的剩余数据量，但不用于指示源存储器操作数的不同的开始，并且不用于指示目的地存储器操作数的不同的开始。
存储器复制指令处理器方法系统

[发明专利]有源存储器件聚集、分散和过滤-CN201310561131.2在审
发明人： B.M.弗莱舍;T.W.福克斯;H.M.雅各布森;J.A.卡伦;J.H.莫雷诺;R.奈尔 -专利权人：国际商业机器公司
申请日： 2013-11-12 - 公布日： 2014-05-21 - 主分类号： G06F13/28 文献下载
摘要：实施例涉及加载和存储数据。一个方面包括用于在有源存储器件中传送数据的方法，该有源存储器件包括存储器和处理元件。取出并解码指令用于由该处理元件执行。基于确定该指令是聚集指令，处理元件确定要从中聚集数据元素的所述存储器中的多个源地址以及所述存储器中的目的地地址。将一个或多个聚集的数据元素从所述源地址传送到存储器中以所述目的地地址开始的连续位置。基于确定所述指令是分散指令，确定要从中读取在连续位置处的多个数据元素的所述存储器中的源地址以及用于在不连续的位置处存储所述数据元素的所述存储器中的一个或多个目的地地址，并传送所述数据元素。
有源存储器件聚集分散过滤

[发明专利]持久性提交处理器、方法、装置、制品和电子设备-CN201610355929.5有效
发明人： K.A.多斯 -专利权人：英特尔公司
申请日： 2016-05-26 - 公布日： 2020-09-11 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及持久性提交处理器、方法、系统和指令。一种处理器包括至少一个存储器控制器和用于解码持久性提交划界指令的解码单元。持久性提交划界指令指示目的地存储位置。处理器还包括与解码单元和至少一个存储器控制器耦合的执行单元。执行单元响应于持久性提交划界指令来将划界值存储在目的地存储位置中。划界值可以将在持久性提交划界指令被实行时已经被接受到存储器但不一定已经被持久存储的至少所有第一存储到持久性存储器操作，与在持久性提交划界指令被实行时还没有已经被接受到存储器的至少所有第二存储到持久性存储器操作相划界
持久性提交处理器方法装置制品电子设备

[发明专利]多寄存器存储器访问指令、处理器、方法和系统-CN201810502429.9有效
发明人： G·欣顿;B·托尔;R·辛加尔 -专利权人：英特尔公司
申请日： 2014-06-26 - 公布日： 2022-10-14 - 主分类号： G06F9/30 文献下载
摘要：处理器包括N位寄存器和接收多寄存器存储器访问指令的解码单元。多寄存器存储器访问指令指示存储器单元和寄存器。处理器包括与解码单元和与N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器存储器访问指令而执行多寄存器存储器访问操作。操作涉及在包括所指示的寄存器的N位寄存器的每一个中的N位数据。操作也涉及对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。在多寄存器存储器访问操作中涉及的N位寄存器中的N位数据的位的总数等于存储器的线的MxN位的至少一半。
寄存器存储器访问指令处理器方法系统

[发明专利]经由分支校正进行预解码错误处理-CN200580046735.7有效
发明人：罗德尼·韦恩·史密斯;布赖恩·迈克尔·斯坦普尔;詹姆斯·诺里斯·迪芬德尔费尔;杰弗里·托德·布里奇斯;托马斯·安德鲁·萨托里乌斯 -专利权人：高通股份有限公司
申请日： 2005-11-18 - 公布日： 2008-01-09 - 主分类号： G06F9/318 文献下载
摘要：在其中指令在被存储在高速缓冲存储器中之前经预解码的管线处理器中，在管线中执行期间检测未经正确预解码的指令。在所述高速缓冲存储器中使相应的指令无效，且强制所述指令评估为分支指令。明确地说，所述分支指令被评估为“错误预测为不采取的”，其中以所述未经正确预解码的指令的地址为分支目标地址。因所述无效的高速缓冲存储器线，这样会导致以准确的地址从存储器中重取所述未经正确预解码的指令。所述重取的指令接着被正确预解码，写入到所述高速缓冲存储器，并执行。
经由分支校正进行解码错误处理

[发明专利]通过物理地址进行的非分配存储器存取-CN201380005026.9有效
发明人：埃里克·詹姆斯·普隆迪克;阿贾伊·阿南特·英格尔;卢西恩·科德雷斯库 -专利权人：高通股份有限公司
申请日： 2013-01-10 - 公布日： 2018-07-03 - 主分类号： G06F12/0811 文献下载
摘要：本发明提供用于通过物理地址执行非分配存储器存取指令的系统及方法。一种系统包含处理器、一或多个层级的高速缓冲存储器、存储器、转译后备缓冲器TLB，及指定由所述处理器进行的存储器存取及相关联的物理地址的存储器存取指令。执行逻辑经配置以针对所述存储器存取指令绕过所述TLB且通过所述物理地址执行所述存储器存取，同时避免分配其中可能遇到未中的一或多个中间层级的高速缓冲存储器。
物理地址存储器存取指令高速缓冲存储器存储器存取分配存储器处理器层级转译后备缓冲器存储器存取指令绕过存取关联分配配置

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top