“存储器存储指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9648589个，建议您升级VIP下载更多相关专利

[发明专利]小面积高速缓冲存储器-CN202180004238.X在审
发明人：巴萨姆·S·卡曼德;瓦里德·尤尼斯;拉蒙·祖尼加;贾格迪什·荣加利 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2021-03-11 - 公布日： 2022-02-18 - 主分类号： G06F12/02 文献下载
摘要：公开了一种高速缓冲存储器。该高速缓冲存储器包括具有多个指令存储器位置的指令存储器部分，该多个指令存储器位置用于存储对多个CPU指令进行编码的指令数据。该高速缓冲存储器还包括具有多个标签存储器位置的标签存储器部分，该多个标签存储器位置用于存储对存储CPU指令的多个RAM地址范围进行编码的标签数据。该指令存储器部分包括具有指令存储器阵列的单个存储器电路和与指令存储器阵列通信连接的多个指令外围电路。该标签存储器部分包括多个标签存储器电路，其中，每一个标签存储器电路包括标签存储器阵列和与标签存储器阵列通信连接的多个标签外围电路。
面积高速缓冲存储器

[发明专利]具有存储器区域交换机制的双引导系统-CN201480014047.1有效
发明人：迈克尔·I·卡瑟伍德;布朗特·艾芙;伊戈尔·沃耶沃达;戴维·米基;约瑟夫·卡尼洛普洛斯 -专利权人：密克罗奇普技术公司
申请日： 2014-03-13 - 公布日： 2020-06-26 - 主分类号： G06F9/4401 文献下载
摘要：本发明揭示一种具有双引导能力的中央处理单元，其包括指令存储器，所述指令存储器进一步包括经配置为单独可编程的第一存储器区域及第二存储器区域，其中可将第一存储器区域及第二存储器区域分别指派到从中执行指令的活动存储器及非活动存储器针对中央处理单元的指令集包括允许执行从活动存储器区域到非活动存储器区域的交换的专用指令，其中通过在所述活动存储器中执行所述专用指令之后接着在所述活动存储器中执行程序流改变指令来执行所述交换，于是所述非活动存储器成为新活动存储器且所述活动存储器成为新非活动存储器且在所述新活动存储器中继续执行指令
具有存储器区域交换机制引导系统

[发明专利]减少由于地址转换缺失而引起的管线暂缓的方法、装置和系统-CN201980056820.3在审
发明人： P·戈沙尔;N·乔杜里;R·拉贾戈帕兰;P·埃比勒;B·斯坦普尔;D·S·雷;T·P·施派尔 -专利权人：高通股份有限公司
申请日： 2019-08-26 - 公布日： 2021-04-09 - 主分类号： G06F12/1027 文献下载
摘要：一种装置包括：存储器访问指令管线，耦合到存储器访问指令管线的转换后备缓冲器，以及耦合到TLB和存储器访问指令管线两者的TLB缺失队列。TLB缺失队列被配置为选择性地存储第一存储器访问指令连同与第一存储器访问指令相关联的信息，由于第一存储器访问指令在TLB中缺失，第一存储器访问指令已经被从存储器访问指令管线移除。TLB缺失队列还被配置为将第一存储器访问指令重新引入到存储器访问指令管线，存储器访问指令管线与地址转换的返回相关联，该地址转换与第一存储器访问指令有关。
减少由于地址转换缺失引起管线暂缓方法装置系统

[发明专利]使用避免转出表(PAT)预测计算机处理器中的存储器指令转出-CN201680046129.3在审
发明人： L·颜;M·W·莫罗;J·M·斯科特米勒;J·N·迪芬德尔费尔 -专利权人：高通股份有限公司
申请日： 2016-07-14 - 公布日： 2018-04-17 - 主分类号： G06F9/38 文献下载
摘要：公开使用避免转出表PAT预测计算机处理器中的存储器指令转出。在一个方面中，指令处理电路访问含有条目的PAT，每个条目包括存储器指令的地址。在检测指令流中的存储器指令之后，所述指令处理电路确定所述PAT是否含有具有所述存储器指令的地址的条目。如果是，则所述指令处理电路防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效，以抢占存储器指令转出。在一些方面中，所述指令处理电路可确定在执行待决存储器指令之后，是否已发生与所述检测到的存储器指令相关联的冲突。如果是，则在所述PAT中产生所述检测到的存储器指令的条目。
使用避免转出 pat 预测计算机处理器中的存储器指令

[发明专利]指令执行方法、装置、电子设备和计算机可读存储介质-CN202010699439.3在审
发明人：徐英男;欧阳剑;杜学亮;安康 -专利权人：北京百度网讯科技有限公司
申请日： 2020-07-20 - 公布日： 2020-10-30 - 主分类号： G06F9/30 文献下载
摘要：根据本公开的示例实施例，提供了一种指令执行方法、装置、电子设备和计算机可读存储介质，可以用于人工智能领域中。指令执行方法包括：执行指令序列，所述指令序列包括存储器指令和非存储器指令，所述执行序列中的指令按顺序开始执行；确定需要在开始执行第二存储器指令之前完成对第一存储器指令的执行，所述第二存储器指令是在所述指令序列中所述第一存储器指令之后的下一个存储器指令；以及在执行所述第一存储器指令的周期期间，执行所述第一存储器指令与所述第二存储器指令之间的非存储器指令，而不执行所述第二存储器指令。利用上述方法，可以在提升处理器整体性能的同时保证编程正确性和易用性，有利于人工智能处理器的推广。
指令执行方法装置电子设备计算机可读存储介质

[发明专利]指令存储器单元和操作方法-CN200680019978.6有效
发明人：穆罕默德·艾哈迈德;卢西恩·科德雷斯库;埃里希·普罗恩德克;威廉·C·安德森;罗伯特·艾伦·莱斯特;菲利普·M·琼斯 -专利权人：高通股份有限公司
申请日： 2006-04-11 - 公布日： 2008-05-28 - 主分类号： G06F9/38 文献下载
摘要：指令存储器单元包括可操作以存储程序指令的第一存储器结构和可操作以存储从所述第一存储器结构提取的程序指令及发出所存储的程序指令以供执行的第二存储器结构。所述第二存储器结构可操作以识别正向程序重定向构造的重复发出，并且如果正向分支指令的分辨与所述同一正向分支指令的前一分辨相同，那么发出已存储在所述第二存储器结构中的下一程序指令。所述第二存储器结构进一步可操作以发出反向程序重定向构造，确定目标指令是否存储在所述第二存储器结构中，如果所述目标指令存储在所述第二存储器结构中，那么发出所述目标指令，并且如果所述目标指令未存储在所述第二存储器结构中，那么从所述第一存储器结构提取所述目标指令。
指令存储器单元操作方法

[发明专利]高效处理器装置和关联方法-CN201180013328.1有效
发明人： S·佩里 -专利权人：阿尔特拉公司
申请日： 2011-01-31 - 公布日： 2013-02-27 - 主分类号： G06F13/16 文献下载
摘要：一种装置包括处理器。处理器包括两个存储器。第一存储器存储指令集。第二存储器存储比第一存储器中的指令集更长的另一指令集。第一存储器中的指令集中的指令用作指向第二存储器中的指令集中的对应指令的指针。
高效处理器装置关联方法

[发明专利]一种减少流处理器片上指令存储器资源消耗的方法-CN200910043828.4无效
发明人：何义;张春元;文梅;伍楠;杨乾明;任巨;管茂林;荀长庆;吴伟;柴俊;李京旭 -专利权人：中国人民解放军国防科学技术大学
申请日： 2009-07-03 - 公布日： 2010-01-06 - 主分类号： G06F9/38 文献下载
摘要：本发明公布了一种减少流处理器片上指令存储器资源消耗的方法，要解决的技术问题基于现有成熟的硬件存储器结构，不增加复杂的编译算法，有效减少指令存储器的资源消耗。技术方案是将流处理器中纯软件管理的指令存储器修改为软硬件混合指令存储器；在编译器中增加kernel热代码查找模块，根据判定热代码的定理查找流应用中的kernel热代码；且在流级编译时，在各个kernel热代码之前添加指令流加载指令；采用软件管理静态存储器存储kernel热代码以保证其高命中率，采用硬件管理的cache存储其他指令，通过缩短指令占用指令存储器的时间来减少指令存储器对存储器容量的需求，从而可以减少指令存储器的容量采用本发明能减少指令存储器在芯片中的资源消耗。
一种减少处理器指令存储器资源消耗方法

[发明专利]电能计量信号处理器的指令译码屏蔽系统与方法-CN201310372604.4有效
发明人：孔泉 -专利权人：万高（杭州）科技有限公司
申请日： 2013-08-23 - 公布日： 2013-12-11 - 主分类号： G06F9/30 文献下载
摘要：一种电能计量信号处理器的指令译码屏蔽系统，包括指令存储器、数字信号处理器、数据存储器及译码逻辑单元。其中指令存储器存储有该电能计量信号处理器的所有控制指令，数字信号处理器从该指令存储器读取指令，而数据存储器则存储有运算相关的数据，译码逻辑单元接收数字信号处理器将从指令存储器中读到的指令并进行译码，其中该指令存储器中存储有屏蔽指令译码的指令，数字信号处理器读取该屏蔽指令译码的指令并对该指令进行解析，判断是否需要对后续的指令进行屏蔽，如果需要屏蔽，数字信号处理器将空操作指令送入译码逻辑单元，反之数字信号处理器将从指令存储器中读到的指令送入译码逻辑单元
电能计量信号处理器指令译码屏蔽系统方法

[发明专利]指令存储器电路-CN99100326.8无效
发明人：行木浩 -专利权人：恩益禧电子股份有限公司
申请日： 1999-01-21 - 公布日： 2003-12-24 - 主分类号： G06F12/06 文献下载
摘要：指令存储器电路包括外部指令存储器，用于存放多个指令码；内部指令存储器，为存储指令码其具有将存入其中的预先从外部指令存储器读出的指令码快速输出和改写的能力，并输出指令码以执行指令，内部指令存储器包括第1至第N个能被独立访问的存储单元。指令存储器电路还包括存储单元读装置和存储单元写装置，根据本发明，“从存储单元读(执行)指令码”能与“指令码写入另一个存储单元”同步执行，从而可实现高速高效的指令执行操作。
指令存储器电路

[发明专利]安全使用基本输入输出系统服务的系统和方法-CN00122504.9无效
发明人： L·J·加拉索;M·E·兹尔默;Q·范 -专利权人：凤凰技术有限公司
申请日： 2000-06-18 - 公布日： 2001-02-07 - 主分类号： G06F12/00 文献下载
摘要：本发明的系统包括存储器,存储处理基于处理器的系统的指令序列,存储器包括物理存储器和虚拟存储器。系统还包括执行所存储的指令序列的处理器。所存储的指令序列包括以下处理步骤使处理器将多个预定指令序列从物理存储器映射到虚拟存储器;在虚拟存储器中确定对所述多个预定指令序列其中之一的补偿接收指令以执行所述多个预定指令序列其中之一;传送控制至所述多个指令序列其中之一传送控制;以及从虚拟存储器处理所述多个指令序列其中之一。
安全使用基本输入输出系统服务方法

[发明专利]安全使用基本输入输出系统服务的系统和方法-CN200510064880.X无效
发明人： L·J·加拉索;M·E·兹尔默;Q·范 -专利权人：凤凰技术有限公司
申请日： 2000-06-18 - 公布日： 2005-11-02 - 主分类号： G06F1/00 文献下载
摘要：本发明的系统包括存储器，存储处理基于处理器的系统的指令序列，存储器包括物理存储器和虚拟存储器。系统还包括执行所存储的指令序列的处理器。所存储的指令序列包括以下处理步骤使处理器：将多个预定指令序列从物理存储器映射到虚拟存储器；在虚拟存储器中确定对所述多个预定指令序列其中之一的补偿；接收指令以执行所述多个预定指令序列其中之一；传送控制至所述多个指令序列其中之一传送控制；以及从虚拟存储器处理所述多个指令序列其中之一。
安全使用基本输入输出系统服务方法

[发明专利]存储器控制方法及其系统-CN201510540007.7有效
发明人：罗珮文;石修铨;陈纪纲;蒯定明;吴诚文 -专利权人：财团法人工业技术研究院
申请日： 2015-08-28 - 公布日： 2019-03-08 - 主分类号： G11C11/406 文献下载
摘要：存储器控制方法及其系统。该存储器系统包括存储器装置及存储器控制器。存储器装置包含电性连接的多个存储器内部电路与一存储器阵列。存储器阵列包括一特定存储器区块。存储器控制器包括分析模块以及切换模块。分析模块分析对应至特定存储器区块的多个存储器控制指令的状态以产生控制参数。切换模块根据控制参数、特定存储器区块的目前操作模式、及特定存储器区块的操作状态决定是否发出包含第一切换指令及第二切换指令的切换指令。当存储器装置接收到第一切换指令时，特定存储器区块与至少部分的存储器内部电路由正常电压操作模式切换至低电压操作模式。
存储器区块存储器装置指令存储器内部电路存储器控制器存储器阵列分析模块控制参数存储器控制指令低电压操作模式操作模式切换存储器控制存储器系统系统存储器操作模式操作状态电性连接正常电压分析

[发明专利]一种提高指令高速缓冲存储器命中率的装置及方法-CN201610167318.8有效
发明人：李泉泉;郭二辉;洪一 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2016-03-23 - 公布日： 2018-09-18 - 主分类号： G06F12/0877 文献下载
摘要：本发明涉及一种提高指令高速缓冲存储器命中率的装置，该装置由指令高速缓冲存储器控制器、用于存储内核地址中标志位的标志存储器以及用于存储指令块数据的数据存储器组成，其中，所述指令高速缓冲存储器控制器包括：指令高速缓冲存储器控制电路、零碎指令块检测电路、第一或门D2和第二或门D3。本发明还公开了一种提高指令高速缓冲存储器命中率的方法。本发明采用的零碎指令块检测电路用于在从主存中返回的指令块为零碎指令块时禁止该指令块写入指令高速缓冲存储器中。本发明减少了指令高速缓冲存储器的替换操作，提高了指令高速缓冲存储器的命中率，从而提高了处理器的性能。
一种提高指令高速缓冲存储器命中率装置方法

[发明专利]存储器访问指令-CN201680059729.3有效
发明人：詹森·帕克;理查德·罗伊·格里森斯怀特 -专利权人： ARM有限公司
申请日： 2016-09-06 - 公布日： 2022-07-12 - 主分类号： G06F9/30 文献下载
摘要：数据处理系统(2)包括指令解码器(10)，其对受保护的存储器访问指令(LDR/STR)和较少保护的存储器访问指令(LDNPR/STNPR)进行解码以生成用于控制加载存储单元(12)的控制信号。较少保护的存储器访问指令和与受保护的存储器访问指令相比较少限制的存储器访问条件相关联。作为示例，可以使用较少保护的存储器访问指令来访问共享存储器区域(26、28)，而受保护的存储器访问指令可不被用于访问这样的共享区域。相反，较少保护的存储器访问指令可不被用于访问专用存储器区域(30、32、34)。
存储器访问指令

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条