“存储器存储指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9648589个，建议您升级VIP下载更多相关专利

[发明专利]存储器器件及其异步多面独立读取操作-CN202180001096.1在审
发明人：邓佳梁;段竺琴;石蕾;潘月松;刘艳兰;李博 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-29 - 公布日： 2022-01-04 - 主分类号： G11C16/04 文献下载
摘要：在某些方面中，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器面。确定指令是异步多面独立(AMPI)读取指令还是非AMPI读取指令。响应于指令是AMPI读取指令，基于AMPI读取指令生成AMPI读取控制信号，并且将AMPI读取控制信号引导到存储器面中的对应存储器面。响应于指令是非AMPI读取指令，基于非AMPI读取指令生成非AMPI读取控制信号，并且将非AMPI读取控制信号引导到存储器面中的每个存储器面。
存储器器件及其异步多面独立读取操作

[发明专利]用于具有可变等待时间的存储器操作的设备及方法-CN201380055960.1有效
发明人：格拉齐亚诺·米里希尼;科拉多·维拉;卢卡·波尔齐奥;谭志翁;塞巴斯蒂安·勒马里耶;安德烈·克林德沃特 -专利权人：美光科技公司
申请日： 2013-10-25 - 公布日： 2019-05-17 - 主分类号： G06F13/14 文献下载
摘要：本发明描述用于执行存储器操作的设备及方法。一种实例性设备包含存储器操作控制器。所述存储器操作控制器经配置以接收存储器指令并解码所述存储器指令以提供用于执行所述存储器指令的存储器操作的内部信号。所述存储器操作控制器进一步经配置以在存储器指令的可变等待时间周期期间提供指示所述可变等待时间周期的时间的信息。在一种实例性方法中，在存储器处接收写入指令及写入数据将被写入到的地址，且提供指示所述写入指令的可变等待时间周期的结束的确认。在所述确认之后等待可变总线周转后，接收用于所述写入指令的写入数据。
用于具有可变等待时间存储器操作设备方法

[发明专利]用于高级微处理器的翻译存储器保护装置-CN97182229.8无效
发明人： E·J·凯利;R·F·斯梅利克;M·J·温 -专利权人：全斯美达有限公司
申请日： 1997-08-11 - 公布日： 2001-03-07 - 主分类号： G06F12/00 文献下载
摘要：一种响应写入存储器地址的方法,存储器地址包括已经被翻译为主处理器执行的主指令的目标指令,所述方法包括以下步骤对包含已经被翻译为主指令的目标指令的存储器地址进行标记;当试图写入存储器地址时检测已经被标记的存储器地址;以及通过直到确保在更新之前不使用与存储器地址相关的翻译保护存储器地址处的目标指令来响应对已经标记存储器地址的检测。
用于高级微处理器翻译存储器保护装置

[发明专利]耗材芯片的数据存储方法、耗材芯片及耗材-CN201811531760.X有效
发明人：陈亮 -专利权人：珠海艾派克微电子有限公司
申请日： 2018-12-14 - 公布日： 2020-03-03 - 主分类号： B41J2/175 文献下载
摘要：本发明提供一种耗材芯片的数据存储方法、耗材芯片及耗材。所述耗材芯片具有非易失性存储器和易失性存储器，非易失性存储器中存储有初始数据，所述初始数据包含认证数据和耗材初始记录数据；易失性存储器用于存储耗材使用记录数据，所述方法包括：接收打印机发送的操作指令；判断操作指令的指令类型；若操作指令为写入指令，判断写入的数据是否为耗材使用记录数据，若是，将写入的数据存储在易失性存储器；否则将写入的数据存储在非易失性存储器。或者，若操作指令为写入指令，将写入的数据存储在易失性存储器中，并判断写入的数据是否为耗材使用记录数据，若是，不改变数据存储的位置；否则将写入易失性存储器的其他数据搬到非易失性存储器。
耗材芯片数据存储方法

[发明专利]存储器故障修复方法、装置、计算机设备和存储介质-CN202210968981.3在审
发明人：强鹏 -专利权人：腾讯科技（深圳）有限公司
申请日： 2022-08-12 - 公布日： 2022-11-15 - 主分类号： G11C29/44 文献下载
摘要：本申请涉及一种存储器故障修复方法、装置、计算机设备、存储介质和计算机程序产品。本申请涉及人工智能技术。所述方法包括：获取存储器中的当前故障接口所对应的目标重映射信息；目标重映射信息是基于当前故障接口和其他指令传输接口的位置关系，在正常接口和冗余接口中，重新分配存储器访问指令对应的各个指令信号位和指令传输接口之间的映射关系得到的，指令传输接口用于传输存储器访问指令中相应指令信号位对应的信号数据；生成携带目标重映射信息的故障修复指令，将故障修复指令发送至存储器，以使存储器基于目标重映射信息，通过正常接口和冗余接口接收存储器访问指令，保障存储器正确接收存储器访问指令。
存储器故障修复方法装置计算机设备存储介质

[发明专利]在目标字段中存储无效-CN201680054479.4有效
发明人： D·C·伯格;A·L·史密斯 -专利权人：微软技术许可有限责任公司
申请日： 2016-09-13 - 公布日： 2022-01-21 - 主分类号： G06F9/38 文献下载
摘要：公开了用于使在无效指令的目标字段中标识的存储器存储指令无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器和被配置为取回并且执行多个指令块的一个或多个基于块的处理器核。核之一可以包括至少部分基于接收无效指令而被配置为基于无效指令的目标字段来获取用于多个存储器访问指令中的存储器访问指令的指令标识的控制单元。使与指令标识相关联的存储器访问指令无效。存储器访问指令位于多个指令块中的第一指令块中。基于无效存储器访问指令，执行来自第一指令块的后续存储器访问指令。
目标字段存储无效

[发明专利]在超标量处理器中检测和执行俘获的装置-CN96193536.7无效
发明人：戴维·L·伊萨曼 -专利权人：现代电子美国公司
申请日： 1996-04-02 - 公布日： 2002-11-27 - 主分类号： G06F9/30 文献下载
摘要：在靠多个流水线指令工作的超标量处理器中检测和执行俘获程序指令的装置包括一个用于从一个指令高速缓冲存储器(210)或从一个主存储器读取连续指令的读取级，一个用于存储从读取级读取的指令的指令FIFO存储器(220)，和一个根据FIFO存储器(220)中存储指令的相对年龄从FIFO存储器(220)移去指令的指令解码级(230)。
标量处理器检测执行俘获装置

[发明专利]存储器系统及存储器系统的操作方法-CN201910430177.8在审
发明人：张雅闵 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-05-22 - 公布日： 2020-11-24 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及一种存储器系统及存储器系统的操作方法。存储器系统包含存储器控制器、第一存储器及第二存储器。存储器控制器具有指令地址端口、芯片选择端口、第一数据端口及第二数据端口。第一存储器耦接于指令地址端口、芯片选择端口及第一数据端口。第二存储器耦接于指令地址端口、芯片选择端口及第二数据端口。第二存储器之容量大于第一存储器之容量。存储器控制器经由指令地址端口及芯片选择端口对第一存储器及第二存储器进行同步操作。
存储器系统操作方法

[发明专利]用于转移目标的指令高速缓冲存储器通路预测-CN03819241.1无效
发明人： J·－W·范德维尔德特 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-08-11 - 公布日： 2005-09-28 - 主分类号： G06F12/08 文献下载
摘要：通常高速缓冲存储器体系结构提供单个高速缓冲存储器通路预测存储器，以供为程序流中包括的顺序和非顺序指令预测高速缓冲存储器通路而使用。不幸的是，现有技术的高速缓冲存储器通路预测方案的缺点之一在于当处理以非顺序方式改变PC的指令时其效率问题，所述指令诸如是包括转移指令的分支指令。为了易于高速缓存非顺序指令，提供了附加的高速缓冲存储器通路预测存储器来处理非顺序指令。由此，在程序执行期间，判定电路依据指令类型(252，253)来确定是使用顺序高速缓冲存储器通路(251)预测阵列还是非顺序高速缓冲存储器通路(271)预测阵列。有益的是，当用于非顺序指令时，改进的高速缓冲存储器通路预测方案增加了高速缓冲存储器命中百分比。
用于转移目标指令高速缓冲存储器通路预测

[发明专利]快闪存储器存取电路-CN200780030119.1无效
发明人： V·M·G·范阿克特;N·拉姆伯特 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2007-08-13 - 公布日： 2009-08-05 - 主分类号： G06F9/44 文献下载
摘要：一种包括指令处理器(10)、快闪存储器设备(14a)、快闪控制电路(14)和工作存储器(16)的系统。使中断程序的指令保持被存储在快闪存储器设备(14a)中。当指令处理器(10)接收到中断信号时，指令处理器(10)执行装入指令，以引起快闪控制电路(14)从快闪存储器设备(14a)中装入中断程序的所述指令到工作存储器(16)中。随后利用指令处理器(10)执行来自工作存储器(16)的中断程序的指令。优选地，在中断发生时，测试中断程序的所述指令的拷贝是否被存储在工作存储器(16)中。如果发现拷贝被存储，则在完成中断发生时正在进行的存取指令的执行之前，开始执行来自该拷贝的所述指令。如果未发现拷贝被存储，则首先完成存取指令的执行，并且随后指令处理器(10)执行装入指令，接着执行来自工作存储器(16)的中断程序的拷贝的指令。
闪存存取电路

[发明专利]利用辅助存储器来访问存储器的方法和系统-CN200680029842.3无效
发明人：马尔科·J·G·贝库埃 -专利权人： NXP股份有限公司
申请日： 2006-08-11 - 公布日： 2008-08-13 - 主分类号： G06F9/45 文献下载
摘要：提出了利用辅助存储器来访问存储器的方法和系统。根据本发明，访问同一存储器位置的存储指令和随后的加载指令被识别，并且时间差被确定。存储指令包括一个标记，该标记用于指示直到被存储指令存储的数据元素第一次被加载操作加载为止流逝的时间间隔。根据该标记，存储指令可以直接访问主存储器或者通过辅助存储器被传送至主存储器。
利用辅助存储器访问方法系统

[发明专利]来自存储器元件网格的神经网络权重分发-CN202180025054.1在审
发明人：泽田润;D.莫德哈;A.S.卡西迪;J.V.亚瑟;T.纳亚克;C.奥尔特加奥特罗;B.S.塔巴;F.科普扬;P.达塔 -专利权人：国际商业机器公司
申请日： 2021-01-28 - 公布日： 2022-11-18 - 主分类号： G06N3/063 文献下载
摘要：在各实施例中，神经推理芯片包括至少一个神经核、存储器阵列、指令缓冲器和指令存储器。指令缓冲器具有对应于存储器阵列的多个元件中的每个元件的位置。指令存储器向指令缓冲器提供至少一个指令。指令缓冲器在指令缓冲器中的位置之间前进至少一个指令。当存储器阵列的多个元件中的至少一个的存储器包含与至少一个指令相关联的数据时，指令缓冲器从存储器阵列的至少一个元件在指令缓冲器中的相关联的位置向至少一个元件提供至少一个指令。存储器阵列的每个元件响应于来自指令缓冲器的相关联的指令的到达从其存储器向其水平缓冲器提供数据块。存储器阵列的每个元件的水平缓冲器向存储器阵列的另一个元件的水平缓冲器或向至少一个神经核提供数据块。
来自存储器元件网格神经网络权重分发

[发明专利]屏蔽存储器访问的高效处理-CN202180053581.3在审
发明人：安德鲁·沃特曼;克尔斯特·阿萨诺维奇 -专利权人：斯法夫股份有限公司
申请日： 2021-09-01 - 公布日： 2023-05-09 - 主分类号： G06F12/0811 文献下载
摘要：本文公开了用于处理包括处置故障异常和检查要被访问的(多个)存储器区域的存储器属性的屏蔽存储器访问的系统和方法。实现方式针对屏蔽向量存储器指令执行两级存储器保护违规方案。第一级存储器检查忽略与屏蔽向量存储器指令相关联的屏蔽信息，并且对与屏蔽向量存储器指令相关联的存储器占用进行操作。如果相对于存储器占用检测到存储器保护违规或者推测性访问被拒绝，则第二级存储器检查在向量元素级别上评估屏蔽信息以确定是否应该引发故障异常。如果设置了向量元素的屏蔽位并且检测到存储器违规，则针对屏蔽向量存储器指令引发故障异常。如果没有设置屏蔽位，则能够继续屏蔽向量存储器指令的执行。
屏蔽存储器访问高效处理

[发明专利]一种CPU、CPU指令系统及降低CPU功耗的方法-CN200910076813.8有效
发明人：石艳 -专利权人：北京红旗胜利科技发展有限责任公司
申请日： 2009-01-21 - 公布日： 2009-08-12 - 主分类号： G06F1/32 文献下载
摘要：本发明提供了一种CPU指令系统，包括：指令存储器；指令存储管理器，用于管理指向所述指令存储器的访问请求；并依据所述访问请求从指令存储器中取出相应的指令，写入指令读取部件的数据缓存器中；指令读取部件，用于通过所述指令存储管理器从指令存储器中读取所需执行的指令；数据缓存器，用于缓存所述需执行的指令；还包括：时钟控制模块，位于所述指令存储管理器中，用于判断下一个时钟周期中，是否有针对指令存储器的访问请求；如果有，则在下一个时钟周期输出时钟信号至所述指令存储器；如果无，则在下一个时钟周期禁止时钟信号输出至所述指令存储器。本发明通过降低CPU器件中存储部分在运行中的功耗，从而降低整个CPU器件的功耗。
一种 cpu 指令系统降低功耗方法

[发明专利]带内置存储器单元恢复的非易失性存储器设备及操作方法-CN200910204682.7有效
发明人：金容俊;金宰弘;赵庆来;宋承桓;孔骏镇 -专利权人：三星电子株式会社
申请日： 2009-10-10 - 公布日： 2010-06-09 - 主分类号： G11C16/02 文献下载
摘要：非易失性存储器设备包括在擦除非易失性(例如，快闪)存储器单元块的操作期间支持存储器单元的恢复。非易失性存储器系统包括快闪存储器设备以及电耦接到快闪存储器设备的存储器控制器。存储器控制器被配置为，通过将第一指令发布到快闪存储器设备、接着将第二指令发布到快闪存储器设备来控制快闪存储器设备内的存储器单元的恢复操作，将第一指令发布到快闪存储器设备导致存储器块中的擦除的存储器单元变为至少部分地编程的存储器单元，将第二指令发布到快闪存储器设备导致至少部分地编程的存储器单元变为全部地被擦除。
内置存储器单元恢复非易失性存储器设备操作方法