“埋层氧化层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3314687个，建议您升级VIP下载更多相关专利

[发明专利]一种消除负阻效应的逆导型横向绝缘栅双极型晶体管-CN202011448442.4有效
发明人：祝靖;崔永久;张龙;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-12-09 - 公布日： 2022-08-19 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种消除负阻效应的逆导型横向绝缘栅双极型晶体管，在N型漂移区上设有氧化层沟槽、第二氧化层埋层及第三氧化层埋层，所述氧化层沟槽位于N型缓冲层与阳极N型重掺杂区间，所述第二氧化层埋层及第三氧化层埋层沿所述晶体管横向设置于阳极N型重掺杂区的下方，在氧化层沟槽与第二氧化层埋层之间设有第一P型埋层。并且，所述第一P型埋层始自所述氧化层沟槽的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽相邻的第二氧化层埋层的一端，第二氧化层埋层的另一端与晶体管边界之间留有N型漂移区的一部分，在氧化层沟槽内设有与阳极(A)相连接的阳极多晶硅栅且阳极多晶硅栅位于第一P型埋层的侧方位上。
一种消除效应逆导型横向绝缘栅双极型晶体管

[发明专利]一种制备具有超厚埋层氧化层SOI硅片的方法-CN201610036630.3有效
发明人：范美华;石文;毛俭 -专利权人：沈阳硅基科技有限公司
申请日： 2016-01-20 - 公布日： 2020-11-06 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种制备具有超厚埋层氧化层SOI硅片的方法，属于半导体材料制备技术领域。该方法通过对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺制备获得具有超厚埋层氧化层SOI硅片，其中：所述埋层氧化层的厚度为2‑5μm，该埋层氧化层的制备过程为热氧化工艺、CVD工艺和热氧化工艺本发明方法不仅能够制备超厚埋层氧化层(2μm‑5μm)，还可以获得具有较好的表面致密性和界面状态的SOI硅片键合界面。
一种制备具有超厚埋层氧化 soi 硅片方法

[实用新型]一种外延标记-CN201220587145.2有效
发明人：杨彦涛;王平;苏兰娟;钟荣祥;袁志松 -专利权人：杭州士兰集成电路有限公司
申请日： 2012-11-08 - 公布日： 2013-07-31 - 主分类号： H01L23/544 文献下载
摘要：本实用新型提供一种外延标记，包括：衬底；埋层光刻标记，形成在衬底上；第一消耗层，以埋层光刻标记为边界形成在衬底中；埋层氧化层，形成在第一消耗层上；第二消耗层，以埋层光刻标记为边界形成在衬底中且包围第一消耗层，其中，第一消耗层和第二消耗层在埋层光刻标记边界相接处形成台阶差作为光刻对准标记；第二氧化层，以埋层光刻标记为边界形成在第二消耗层上；第一氧化层，以埋层光刻标记为边界形成在第二氧化层上；外延层，形成在衬底之上，位于第二消耗层、第二氧化层和第一氧化层与衬底边沿之间的打开口处。本实用新型可以使埋层标记不发生外延漂移和畸变，降低光刻对偏，避免因光刻对偏产生的返工率和报废率。
一种外延标记

[发明专利]一种外延标记及其相应的制作方法-CN201210444629.6有效
发明人：杨彦涛;王平;苏兰娟;钟荣祥;袁志松 -专利权人：杭州士兰集成电路有限公司
申请日： 2012-11-08 - 公布日： 2013-02-13 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种外延标记制作方法，包括：在衬底上依次生长第一氧化层和第一光刻胶，在第一光刻胶中形成埋层窗口和埋层光刻标记；去除埋层窗口中的第一氧化层，在衬底上形成埋层区域并进行离子注入；去除第一光刻胶并进行退火，在埋层区域上形成第一消耗层和埋层氧化层，在埋层区域外的衬底上形成第二消耗层和第二氧化层，在埋层光刻标记处形成台阶差；在氧化层上覆盖第二光刻胶，在未覆盖第二光刻胶的衬底上形成打开口，去除第二光刻胶，以使第一氧化层至埋层光刻标记的距离大于等于外延厚度；在打开口形成外延层。本发明还提供一种外延标记，可以使埋层标记不发生外延漂移和畸变，降低光刻对偏，避免因光刻对偏产生的返工率和报废率。
一种外延标记及其相应制作方法

[发明专利]一种具有多种部分埋层的绝缘层上硅LDMOS晶体管-CN201810410509.1有效
发明人：胡月;龚燕飞;刘志凤;王高峰 -专利权人：杭州电子科技大学
申请日： 2018-05-02 - 公布日： 2021-02-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种具有多种部分埋层的绝缘层上硅LDMOS晶体管。本发明衬底层上为全埋氧层；全埋氧层上为硅膜层；源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面；扩展氧化层位于漂移区上面；栅氧化层被栅电极全部覆盖。
一种具有多种部分绝缘层上硅 ldmos 晶体管

[发明专利]减小半导体衬底上扩的方法-CN201510296934.9有效
发明人：马万里;闻正锋;赵文魁 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-06-03 - 公布日： 2020-07-14 - 主分类号： H01L21/22 文献下载
摘要：该方法包括：在衬底中形成氧化层埋层，所述氧化层埋层的上表面与所述衬底的上表面在同一水平面；在所述衬底和所述氧化层埋层的上表面生长外延层；在所述外延层中注入下沉离子，通过高温驱入使所述下沉离子向下扩散、所述衬底中除所述氧化层埋层下面的离子向上扩散本发明实施例基于掺杂离子在二氧化硅中的扩散系数远小于在硅中的扩散系数，在衬底中形成氧化层埋层，使得氧化层埋层下方的掺杂离子在高温驱入过程中几乎不上扩，避免漂移区下方的衬底的掺杂离子在高温驱入过程中上扩，不需要增大外延层的厚度，减小了RFLDMOS的导通电阻，提高了RFLDMOS的性能。
减小半导体衬底方法

[发明专利]抑制P型赝埋层中的硼杂质外扩的方法-CN201210022022.9无效
发明人：刘冬华;段文婷;石晶;钱文生;胡君 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-01-31 - 公布日： 2013-04-10 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种抑制P型赝埋层中的硼杂质外扩的方法，工艺步骤为：1)在硅衬底表面淀积氧化硅、氮化硅，然后以氮化硅为阻挡层在P型硅衬底上刻蚀浅沟槽隔离结构，接着形成氧化硅及氧化硅侧墙；2)注入高浓度硼，形成重掺杂P型赝埋层；3)退火推进，同时进行轻度氧化，在P型赝埋层区域和非重掺杂区域的硅表面各生长一层氧化硅；4)注入重掺杂N型赝埋层。本发明通过在退火推进的同时，进行轻度氧化，在P型赝埋层区域的硅表面生长一层较厚的氧化硅，而在非重掺杂区域的硅表面生长一层较薄的氧化硅，抑制了P型赝埋层中的硼杂质的外扩，同时又不会影响到后续的N型赝埋层注入
抑制型赝埋层中的杂质方法

[实用新型]具有埋层二氧化硅的压力传感器结构-CN201120321842.9有效
发明人：孙海鑫;韩民俊;乔康;顾天刚;陈艳 -专利权人：江苏奥力威传感高科股份有限公司
申请日： 2011-08-31 - 公布日： 2012-05-09 - 主分类号： G01L9/00 文献下载
摘要：具有埋层二氧化硅的压力传感器结构，包括硅片基体，硅片基体的上表层是单晶硅层，在单晶硅层的下部硅片基体内是一层二氧化硅埋层，所述二氧化硅埋层不与单晶硅层直接接触，并且在单晶硅层上设置有偶数个金属连线孔，所述金属连线孔贯通到所述二氧化硅埋层本实用新型提供的新型的二氧化硅埋层结构，在单晶硅材料中形成埋层二氧化硅，用以隔离作为测量电路的顶部硅层与体硅之间因温度升高而造成的漏电流，具有耐高温、低压、低功耗的优势，可以使加工的MEMS硅传感器大幅提高对恶劣测量环境的适应能力
具有二氧化硅压力传感器结构

[发明专利]半导体器件和半导体埋层的制造方法-CN201010268643.6有效
发明人：吴孝嘉;罗泽煌;宋华 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-09-01 - 公布日： 2012-03-21 - 主分类号： H01L21/74 文献下载
摘要：本发明实施例公开了一种半导体器件和半导体埋层的制造方法，该方法包括：提供基底，所述基底包括第一氧化层；以具有第一埋层区图案的光刻胶层为掩膜，在所述基底表面内形成第一埋层区，所述第一埋层区与基底的其他区域具有不同的掺杂状态；在具有第一埋层区的基底表面上形成第二氧化层；以所述第二氧化层为掩膜在所述基底表面内采用自对准工艺形成第二埋层区。本发明公开的方法既降低了埋层工艺流程复杂度，减少了工艺成本，又降低了出现晶格缺陷的几率。
半导体器件半导体制造方法

[发明专利]半导体衬底、其形成方法及晶体管结构-CN202211183015.7在审
发明人：亨利·H·阿达姆松;苗渊浩;林鸿霄;赵雪薇 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2022-09-27 - 公布日： 2023-01-06 - 主分类号： H01L29/10 文献下载
摘要：该半导体衬底包括：基底，该基底具有第一表面；埋层氧化层，设置于第一表面上，以使埋层氧化层覆盖第一表面；IV族硅化物层，覆盖于埋层氧化层远离基底的一侧表面。通过采用上述的半导体结构，由于在IV族硅化物层与基底之间具有埋层氧化层，能够使得形成的IV族硅化物层的材料晶体质量好，从而使得具有其的晶体管的工作速度更快，短沟道效应更小。
半导体衬底形成方法晶体管结构

[发明专利]FDSOI电容器-CN201610021003.2有效
发明人： J·亨治尔;P·巴尔斯;H-P·摩尔 -专利权人：格罗方德半导体公司
申请日： 2016-01-13 - 公布日： 2018-07-06 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层；以及在该介电层上方形成导电层。另外，本发明提供一种包括形成于晶圆上的电容器的半导体装置，其中该电容器包括：第一电容器电极，包括该晶圆的掺杂半导体衬底；电容器绝缘体，包括该晶圆的超薄氧化物埋层以及形成于该超薄氧化物埋层上的高k介电层；以及第二电容器电极，包括形成于该高k介电层上方的导电层。
氧化物埋层晶圆电容器衬底半导体装置高k介电层半导体层导电层第一区介电层电容器绝缘体掺杂半导体第一电容器电容器电极电容器结构电极暴露移除制造

[发明专利]一种抗辐照金属氧化物半导体器件及其制备方法-CN202111439125.0在审
发明人：毕津顺;马越;韩婷婷;季兰龙 -专利权人：中国科学院微电子研究所
申请日： 2021-11-29 - 公布日： 2022-02-25 - 主分类号： H01L23/552 文献下载
摘要：本公开提供了一种抗辐照金属氧化物半导体器件及其制备方法，其中，该抗辐照金属氧化物半导体器件包括：氧化埋层，在氧化埋层下表面的中部被刻蚀减薄形成一凹槽，凹槽底部即氧化埋层被刻蚀减薄部分为第一氧化埋层，凹槽侧部即氧化埋层未被刻蚀部分为第二氧化埋层，金属氧化物半导体器件，形成于第一氧化埋层的上表面，背板，形成于凹槽内且突出于凹槽，衬底，形成于第二氧化埋层的下表面，冗余层，形成于衬底的下表面。该抗辐照金属氧化物半导体器件将金属氧化物半导体器件对应位置的氧化埋层减薄，再在减薄处设置背板，使氧化埋层中的总剂量辐射产生的固定电荷数量减少使总剂量辐射导致的金属氧化物半导体器件参数飘移的情况被缓解。
一种辐照金属氧化物半导体器件及其制备方法

[发明专利]零标的形成方法-CN200910057071.4有效
发明人：缪燕 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-04-14 - 公布日： 2010-10-20 - 主分类号： G03F9/00 文献下载
摘要：本发明公开了一种零标的形成方法，用于包含埋层图形的外延工艺中，包括：1)在衬底表面氧化形成垫层氧化层；2)先用同时包含有埋层图形和零标图形的光刻掩膜版以及光刻工艺在衬底上定义出埋层图形和零标图形的位置；3)利用光刻工艺中形成的光刻胶作为掩膜，进行离子注入在埋层图形位置处和零标图形位置处分别形成埋层和离子注入区；4)普通工艺去除所述光刻胶和所述垫层氧化层；5)之后在含氧的气氛下进行热处理，使所述衬底表面氧化，并推进所述埋层；6)湿法去除在步骤5)中形成的衬底表面的氧化层，即得到具有零标图形和埋层图形的结构。
标的形成方法

[发明专利]高压器件结构制作方法-CN202111399680.5在审
发明人：石再莹;关天鹏 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-11-24 - 公布日： 2022-03-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种高压器件结构制作方法，包括：提供具有氧化埋层的衬底；定义刻蚀阻挡氧化层形貌，以所述氧化埋层作为阻挡氧化层；生长外延层；形成衬垫氧化层和硬掩膜，定义并刻蚀形成浅沟槽隔离；浅沟槽隔离填充并研磨；进行有源区光刻并去除硬掩膜；离子注入形成高压阱和漂移区；淀积多晶硅及硬掩膜；刻蚀形成多晶硅栅；形成隔离侧墙；注入形成源漏；形成金属硅化物；形成介质层；形成接触孔。本发明利用FDSOI衬底氧化埋层的厚度可从100埃～1500埃变化，用FDSOI衬底的氧化埋层作为栅氧化层来制备高压器件，可以省去长栅氧化层的时间，同时保证了栅氧化层尺寸精度，提高了栅氧化层质量，有利于提高器件的可靠性能
高压器件结构制作方法

[发明专利]半导体结构及其制作方法-CN201910180884.6有效
发明人：周志飙 -专利权人：联华电子股份有限公司
申请日： 2019-03-11 - 公布日： 2022-04-12 - 主分类号： H01L23/552 文献下载
摘要：本发明提供一种半导体结构及其制作方法，其中该半导体结构包含有一正面氧化层位于一背面氧化层上，一正面电子元件，位于该正面氧化层中，一背面电子元件，位于该背面氧化层中，以及一屏蔽层结构，位于该正面氧化层与该背面氧化层之间，其中该屏蔽层结构包含一图案化埋层金属层，两正面接触结构，位于该图案化埋层金属层的一正面，以及两背面接触结构，位于该图案化埋层金属层的一背面。
半导体结构及其制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条