“J·亨治尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果29个，建议您升级VIP下载更多相关专利

[发明专利]具有改进的沟道迁移率的三维晶体管-CN202210246528.1在审
发明人： S·弗莱克豪斯基;J·亨治尔;R·里克特;P·扎沃卡 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2014-10-14 - 公布日： 2022-06-10 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及具有改进的沟道迁移率的三维晶体管，提供一种包括至少第一及第二三维晶体管的半导体结构，其中，该第一晶体管与该第二晶体管彼此并联电性连接，以及其中，各晶体管包括源极和漏极，其中，该第一晶体管的源极和/或漏极分别与该第二晶体管的源极和/或漏极至少部分隔开。本发明还涉及一种用以形成这样的半导体结构的制程。
具有改进沟道迁移率三维晶体管

[发明专利]具有改进的沟道迁移率的三维晶体管-CN201410541490.6有效
发明人： S·弗莱克豪斯基;J·亨治尔;R·里克特;P·扎沃卡 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2014-10-14 - 公布日： 2022-04-01 - 主分类号： H01L27/06 文献下载
摘要：本发明涉及具有改进的沟道迁移率的三维晶体管，提供一种包括至少第一及第二三维晶体管的半导体结构，其中，该第一晶体管与该第二晶体管彼此并联电性连接，以及其中，各晶体管包括源极和漏极，其中，该第一晶体管的源极和/或漏极分别与该第二晶体管的源极和/或漏极至少部分隔开。本发明还涉及一种用以形成这样的半导体结构的制程。
具有改进沟道迁移率三维晶体管

[发明专利]块体及SOI半导体装置的共集成-CN201610009561.7有效
发明人： P·巴尔斯;H-P·摩尔;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2016-01-08 - 公布日： 2018-10-26 - 主分类号： H01L21/84 文献下载
摘要：本发明涉及一种块体及SOI半导体装置的共集成。一种形成半导体装置结构的方法，包括：提供具有绝缘体上半导体(semiconductor‑on‑insulator；SOI)配置的衬底，该SOI衬底包括形成于氧化物埋层(buried oxide layer；BOX层)上的半导体层，该BOX层设于半导体块体衬底上，形成沟槽隔离结构，以在该SOI衬底内划定第一区及第二区，移除该第一区中的该半导体层及该BOX层，以暴露该第一区内的该半导体块体衬底，在该第一区中的该暴露半导体块体衬底中及上方形成具有电极的第一半导体装置，在该第二区中形成第二半导体装置，该第二半导体装置包括设于该第二区中的该半导体层及该BOX层上方的栅极结构，以及执行抛光制程，以定义该电极与该栅极结构大体延伸至的共同高度水平。
块体 soi 半导体装置集成

[发明专利]FDSOI电容器-CN201610021003.2有效
发明人： J·亨治尔;P·巴尔斯;H-P·摩尔 -专利权人：格罗方德半导体公司
申请日： 2016-01-13 - 公布日： 2018-07-06 - 主分类号： H01L23/64 文献下载
摘要：本发明涉及一种FDSOI电容器。本发明提供一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层；以及在该介电层上方形成导电层。另外，本发明提供一种包括形成于晶圆上的电容器的半导体装置，其中该电容器包括：第一电容器电极，包括该晶圆的掺杂半导体衬底；电容器绝缘体，包括该晶圆的超薄氧化物埋层以及形成于该超薄氧化物埋层上的高k介电层；以及第二电容器电极，包括形成于该高k介电层上方的导电层。
氧化物埋层晶圆电容器衬底半导体装置高k介电层半导体层导电层第一区介电层电容器绝缘体掺杂半导体第一电容器电容器电极电容器结构电极暴露移除制造

[发明专利]含有延伸环绕一或更多通道区之栅极电极的晶体管-CN201410086754.3有效
发明人： S·弗莱克豪斯基;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2014-03-11 - 公布日： 2018-04-20 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及含有延伸环绕一或更多通道区之栅极电极的晶体管，公开一种包含基板及晶体管的半导体结构。该晶体管包含设于该基板上面之一加高源极区及一加高漏极区，一或更多长形半导体线，一栅极电极，以及一栅极绝缘层。该一或更多长形半导体线连接于该加高源极区与该加高漏极区之间，其中该一或更多长形半导体线中之每一者的纵向系实质沿着垂直于该基板之厚度方向的水平方向延伸。该等长形半导体线各自包含一通道区。该栅极电极延伸环绕该一或更多长形半导体线的每个通道区。该栅极绝缘层设于该一或更多长形半导体线中之每一者与该栅极电极之间。
含有延伸环绕更多通道栅极电极晶体管

[发明专利]简化的先栅极HKMG制造流程-CN201410521080.5有效
发明人： S·弗莱克豪斯基;J·亨治尔;R·博施克 -专利权人：格罗方德半导体公司
申请日： 2014-09-30 - 公布日： 2018-01-26 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及简化的先栅极HKMG制造流程，当依据先栅极HKMG方法形成场效应晶体管时，在硅化步骤以前必须移除形成于栅极电极的顶部上的覆盖层，从而导致在晶体管的栅极电极及源漏极区的表面上形成金属硅化物层。本揭露通过省略该栅极覆盖移除制程来改进该制造流程。金属硅化物仅形成于源漏极区上。接着，通过形成穿过栅极材料的开口使栅极金属层的表面暴露来接触栅极电极。
简化栅极 hkmg 制造流程

[发明专利]基于非晶化工艺及热处理在凹部中形成有内埋式应变诱发性材料的晶体管-CN201410050281.1有效
发明人： N·萨赛特;C·格拉斯;J·亨治尔;R·严;R·里克特 -专利权人：格罗方德半导体公司
申请日： 2014-02-13 - 公布日： 2017-12-08 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种基于非晶化工艺及热处理在凹部中形成有内埋式应变诱发性材料的晶体管，其为了并入应变诱发性半导体材料而在半导体装置的主动区中形成凹部时，凹部可利用非晶化工艺及热处理得到改良型形状，以便选择性地修改主动区曝露部分的蚀刻行为，并且调整非晶区的形状。如此，凹部的基本配置可经过调整而具有高度弹性。因此，可改良应变诱发性技术的功效。
基于化工热处理凹部中形成有内埋式应变诱发材料晶体管

[发明专利]使用经掺杂的凸起源极和漏极区的源极和漏极掺杂-CN201310572044.7有效
发明人： J·亨治尔;S·弗莱克豪斯基;R·伊尔根 -专利权人：格罗方德半导体公司
申请日： 2013-11-15 - 公布日： 2017-11-28 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及使用经掺杂的凸起源极和漏极区的源极和漏极掺杂，一种方法包含提供含有基底、位于基底上的电绝缘层以及位于电绝缘层上的半导体特征的半导体结构。栅极结构是形成于半导体特征上。经原位掺杂的半导体材料是沉积在半导体特征相邻栅极结构的部位上。掺质是从经原位掺杂的半导体材料扩散到半导体特征相邻栅极结构的部位内，进入半导体特征相邻栅极结构的部位的掺质的扩散在半导体特征中形成经掺杂的源极和漏极区。
使用掺杂凸起漏极区

[发明专利]由杂质离子植入调整的通道半导体合金层成长-CN201410336601.X有效
发明人： R·严;J·舍尼凯斯;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2014-07-15 - 公布日： 2017-11-17 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及由杂质离子植入调整的通道半导体合金层成长，提供一种改良的方法，用于形成薄的半导体合金层在半导体层顶部上。所提出的方法是依靠在实行半导体合金薄膜沉积之前，适当的杂质物种的植入。对在沉积之后在该装置表面上实行湿式和干式蚀刻而言，该植入的物种使得该半导体合金层较为稳定。因此，若在实行该植入之后沉积该薄膜，可以实质地增加该半导体合金层薄膜的厚度均匀性。另一方面，已发现某些植入的杂质会降低该半导体合金层的成长速率。因此，通过选择性地植入适当的杂质在晶圆的预定区域中，可使用单一的沉积步骤来形成具有可以局部任意调整的厚度的半导体合金层。
杂质离子植入调整通道半导体合金成长

[发明专利]栅极先制的高介电常数金属栅极方法所形成的全硅化栅极-CN201410397510.7有效
发明人： S·弗莱克豪斯基;G·斯彻特茨施;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2014-08-13 - 公布日： 2017-10-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及栅极先制的高介电常数金属栅极方法所形成的全硅化栅极，当形成场效晶体管时，一个常见的问题是在栅极电极中的金属薄膜和形成在其上的半导体材料(通常是多晶硅)之间的接口处形成的萧特基障壁(Schottky barrier)。本领域中所习知的全硅化栅极可克服这个问题。然而，该源极和漏极区域以及该栅极电极的硅化通常是同时实行，从而阻碍全硅化栅极的形成。本发明所请求的方法提出了二个连续的硅化工艺，他们相对于彼此地分离(decoupled)。在第一硅化工艺中，形成金属硅化物来形成和源极和漏极区域的接口而不影响该栅极电极。在第二硅化工艺中，形成具有和该栅极电极的接口的金属硅化物层而不影响该晶体管的源极和漏极区域。
栅极介电常数金属方法形成全硅化

[发明专利]包含绝缘体上半导体区和主体区的半导体结构及形成方法-CN201310566556.2有效
发明人： S·弗莱克豪斯基;M·凯斯勒;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2013-11-14 - 公布日： 2017-08-29 - 主分类号： H01L27/06 文献下载
摘要：一种包含绝缘体上半导体区和主体区的半导体结构及形成方法，该结构包含半导体衬底、绝缘体上半导体区以及主体区。该绝缘体上半导体区包含第一半导体区、设于该半导体衬底与该第一半导体区之间的电介质层、以及包含设于该第一半导体区中的有源区的第一晶体管。该电介质层提供该第一半导体区与该半导体衬底之间的电气隔离。该主体区包含直接设于该半导体衬底上的第二半导体区。
包含绝缘体上半导体主体半导体结构形成方法

[发明专利]氟掺杂信道硅锗层-CN201410097863.5有效
发明人： N·萨赛特;R·严;J·亨治尔;S·Y·翁 -专利权人：新加坡商格罗方德半导体私人有限公司
申请日： 2014-03-17 - 公布日： 2017-08-08 - 主分类号： H01L29/08 文献下载
摘要：本发明涉及一种氟掺杂信道硅锗层，其中，所揭示的是用于在信道硅锗(cSiGe)层具有改良型接口粗糙度的P型信道金属氧化物半导体场效晶体管(PMOSFET)的形成方法以及所产生的装置。具体实施例可包括在衬底中指定作为信道区的区域，在所指定信道区之上形成信道硅锗层，以及将氟直接植入到信道硅锗层内。具体实施例或可包括将氟植入到硅衬底中被指定为信道区的区域内，在所指定信道区之上形成信道硅锗层，以及加热硅衬底和信道硅锗层以将氟扩散到信道硅锗层内。
掺杂信道硅锗层

[发明专利]应力记忆工艺-CN201410076345.5有效
发明人： J·亨治尔;S·弗莱克豪斯基;R·里克特;N·萨赛特 -专利权人：格罗方德半导体公司
申请日： 2014-03-04 - 公布日： 2017-06-13 - 主分类号： H01L21/311 文献下载
摘要：本发明涉及应力记忆工艺，公开一种方法，其包括提供一种包括设置在半导体区域上方的栅极结构的半导体结构。进行离子注入制程，其非晶化邻近该栅极结构的该半导体区域的第一部分及邻近该栅极结构的该半导体区域的第二部分，以使第一非晶区域及第二非晶区域在邻近该栅极结构处形成。进行原子层沉积制程，其在该半导体结构上方沉积具有内部应力的材料层，且选定进行该原子层沉积制程的至少一部分的温度及该原子层沉积制程的至少一部分的持续时间，以使该第一非晶区域及该第二非晶区域在该原子层沉积制程期间重新结晶。
应力记忆工艺

[发明专利]用于无内嵌式SiGe的HKMG技术中的改良型硅化物形成-CN201410077243.5有效
发明人： S·弗莱克豪斯基;R·里克特;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2014-03-04 - 公布日： 2017-06-06 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及用于无内嵌式SiGe的HKMG技术中的改良型硅化物形成，在形成尖端P通道晶体管时，半导体合金层形成于包括晶体管主动区的半导体层的表面上。当金属硅化物层相连于此半导体合金层而形成时，观察到金属硅化物层凝聚至隔离团簇内。为了解决这个问题，本发明提出一种方法及一种半导体装置，其中半导体合金层位在晶体管的源极与漏极区上的部分在形成金属硅化物层前予以移除。按照此方式，所形成的金属硅化物层是相连于半导体层而未相连于半导体合金层。
用于无内嵌式 sige hkmg 技术中的改良型硅化物形成

[发明专利]利用氟掺杂形成半导体设备结构的方法及半导体设备结构-CN201410250079.3有效
发明人： A·扎卡;R·严;N·萨赛特;E·M·巴齐齐;J·亨治尔 -专利权人：格罗方德半导体公司
申请日： 2014-06-06 - 公布日： 2017-04-12 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及利用氟掺杂形成半导体设备结构的方法及半导体设备结构，提供形成在先进技术节点的半导体设备结构的方法以及在先进技术节点的各个半导体设备结构，亦即，小于100纳米。在一些示范具体实施例中，在图案化栅极电介层结构及多晶硅层用以形成栅极结构以及在栅极结构相对两侧植入源极及漏极区之前，执行氟植入制程用以至少于形成于电介层结构上方的多晶硅层中植入氟。
利用掺杂形成半导体设备结构方法

1
2
下一页»
尾页
共 29 条