“虚设栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2537369个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件制造方法-CN201310269697.8有效
发明人：秦长亮;徐强;洪培真;殷华湘;尹海洲;李俊峰;赵超 -专利权人：中国科学院微电子研究所
申请日： 2013-06-28 - 公布日： 2018-11-06 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体器件制造方法，在CMOS后栅工艺的双应变应力层的集成工艺中，在打开虚设栅极之后、形成栅极凹槽之前，采用氮等离子体，对暴露的部分张应力层进行处理，使得张应力层在随后的腐蚀工艺中不被去除
半导体器件制造方法

[发明专利]用于形成半导体器件的方法以及半导体器件-CN201811354151.1有效
发明人：陈亭纲;黄泰钧;傅依婷;温明璋;古淑瑗;杨复凯;李资良;卢永诚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-14 - 公布日： 2022-04-08 - 主分类号： H01L21/8234 文献下载
摘要：一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。
用于形成半导体器件方法以及

[发明专利]三维存储器及其制造方法-CN202010883424.2有效
发明人：许宗珂;袁彬;耿静静;张强威 -专利权人：长江存储科技有限责任公司
申请日： 2020-08-28 - 公布日： 2023-10-27 - 主分类号： H10B43/10 文献下载
摘要：该三维存储器包括衬底、堆叠结构、沟道结构和虚设沟道结构。所述衬底定义核心区和台阶区。所述堆叠结构包括多个栅极层和多个绝缘层，其交替地堆叠在所述核心区上，且在所述台阶区上堆叠形成多个台阶。所述虚设沟道结构布置在所述台阶区上且穿过所述堆叠结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆。
三维存储器及其制造方法

[发明专利]半导体装置-CN202180007468.1在审
发明人：三塚要;唐本祐树 -专利权人：富士电机株式会社
申请日： 2021-04-01 - 公布日： 2022-08-02 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具备栅极沟槽部、以及与栅极沟槽部相邻的虚设沟槽部的半导体装置。在栅极沟槽部与虚设沟槽部之间的台面部，接触区可以设置在发射区的靠虚设沟槽部侧的下端的下方。
半导体装置

[发明专利]半导体装置的形成方法-CN202210524245.9在审
发明人：赖韦仁;吕伟元;林家彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-13 - 公布日： 2022-09-20 - 主分类号： H01L21/8238 文献下载
摘要：根据本公开的方法包括在基板上方沉积包括由牺牲层交错的通道层的堆叠，在基板的第一区和第二区中形成第一鳍状结构和第二鳍状结构，在第一鳍状结构上方沉积第一虚设栅极堆叠并且在第二鳍状结构上方沉积第二虚设栅极堆叠，凹蚀第一鳍状结构和第二鳍状结构的源极/漏极区以形成第一源极/漏极沟槽和第二源极/漏极沟槽，选择性地和部分地蚀刻牺牲层以形成第一内部间隔物凹槽和第二内部间隔物凹槽，在第一内部间隔物凹槽中形成第一内部间隔部件
半导体装置形成方法

[发明专利]集成芯片结构及其形成方法-CN202210445953.3在审
发明人：钟于彰;陈奕寰;周建志;蔡宗杰;刘思贤;袁焕之;宋主名 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-26 - 公布日： 2023-06-06 - 主分类号： H01L21/8238 文献下载
摘要：多个第一晶体管组件配置在第一组件区中且分别包括配置在第一栅极结构的相对侧上的外延源极/漏极区。外延源极/漏极区包括外延材料。多个第二晶体管组件配置在第二组件区中且分别包括配置在第二栅极结构的相对侧上的注入源极/漏极区。虚设区包括一或多个虚设结构。一或多个虚设结构包括包含有外延材料的虚设外延区。
集成芯片结构及其形成方法

[发明专利]抑制异常输出的显示装置-CN202211378981.4在审
发明人：李泰根 -专利权人：乐金显示有限公司
申请日： 2022-11-04 - 公布日： 2023-07-04 - 主分类号： G09G3/3208 文献下载
摘要：根据本公开的一个方面的显示装置包括：基板，包括显示区域和围绕显示区域的非显示区域；多个像素，设置在显示区域中；以及栅极驱动单元，设置在显示区域的两侧的非显示区域中并且包括多个级。多个级包括多个正常输出级和不输出信号的多个虚设级。多个虚设级可以与栅极低电压线连接。
抑制异常输出显示装置

[发明专利]防止接触孔金属伸入栅极的集成电路结构及其方法-CN201010288146.2有效
发明人：张立伟;朱鸣;李季儒;锺昇镇;游凯翔;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-09-19 - 公布日： 2011-08-31 - 主分类号： H01L21/283 文献下载
摘要：本发明提供一种防止接触孔金属(例如钨)水平伸入相邻元件的栅极叠层结构以影响相邻元件的功函数的集成电路结构及其方法。该方法利用具有良好侧壁覆盖能力的功函数层定义位于接触孔插塞下方的金属栅极，且做为上述金属栅极的衬垫层，其中上述接触孔插塞是相邻元件且共用(或连接至)金属栅极，上述功函数层具有良好的阶梯覆盖能力以防止接触孔金属伸入相邻元件的栅极叠层结构中只需修改用以移除虚设多晶硅的光掩模的布局，不需额外的微影工艺及光掩模。不需修改工艺或额外的基板工艺步骤。使用上述方法和结构的好处可包括增加元件合格率和性能。
防止接触金属栅极集成电路结构及其方法

[发明专利]显示装置-CN201710333825.9有效
发明人：金贵铉;李综宰;黄定桓;琴钟都;朴闰植;尹洪敏 -专利权人：三星显示有限公司
申请日： 2017-05-12 - 公布日： 2021-11-23 - 主分类号： G02F1/133 文献下载
摘要：一种显示装置，包括第一基板、位于第一基板上的第一虚设基板、以及从第一虚设基板延伸出并且被弯曲的第二虚设基板。第二虚设基板位于第一基板的第一方向上的不同侧表面上。显示装置还包括位于第一虚设基板上的多个像素、位于第二虚设基板上并且连接至像素的栅极驱动器、以及连接至第一虚设基板的与第一方向交叉的第二方向上的一侧并且连接至像素的数据驱动器。
显示装置

[发明专利]一种半导体器件结构及其制作方法-CN201210324133.5有效
发明人：曹国豪;蒲贤勇;杨广立;汪铭 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-09-04 - 公布日： 2014-03-26 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种用于制作半导体器件结构的方法，包括：提供衬底，衬底包括有源区和隔离区，在衬底上形成有位于有源区上方的第一栅极结构和位于隔离区上方的作为虚设栅极结构的第二栅极结构，其中，在第一和第二栅极结构两侧形成有间隙壁结构；至少部分地蚀刻去除位于第二栅极结构两侧的间隙壁结构；在衬底上方形成内部互连材料层；至少蚀刻去除位于第一栅极结构上的全部内部互连材料层，以形成与第一栅极结构电性隔离而与第二栅极结构电性连接的内部互连层；以及在内部互连层上形成源/漏区接触孔。根据本发明的方法，能够减小栅极结构与隔离结构之间的间距，从而缩小半导体器件的尺寸，进而提高半导体晶片的利用率并降低制造成本。
一种半导体器件结构及其制作方法

[发明专利]具有背侧自对准导电穿通触点的集成电路结构-CN202210553668.3在审
发明人： L·P·古勒尔;S·叶梅尼乔格鲁;K·C·科柳鲁;M·J·科布林斯基;C·H·华莱士;T·加尼 -专利权人：英特尔公司
申请日： 2022-05-20 - 公布日： 2023-01-06 - 主分类号： H01L23/538 文献下载
摘要：虚设栅极电极横向位于纳米线的第一堆叠体与纳米线的第二堆叠体之间。导电穿通触点横向位于纳米线的第一堆叠体与纳米线的第二堆叠体之间。导电穿通触点在虚设栅极电极上并且与虚设栅极电极接触。
具有对准导电触点集成电路结构

[发明专利]触控显示面板和触控显示装置-CN201711266004.4有效
发明人：秦丹丹;曹兆铿;秦锋;刘金娥;夏志强 -专利权人：上海中航光电子有限公司
申请日： 2017-12-05 - 公布日： 2020-12-01 - 主分类号： G06F3/041 文献下载
摘要：在触控显示面板中，触控触控走线包括触控信号线和虚设触控走线，触控信号线与触控电极电连接，虚设触控走线包括第一虚设触控走线，第一虚设触控走线与触控电极绝缘设置，第一虚设触控走线中的至少一条用作栅极驱动电路的起始信号线，该起始信号线的一端与栅极驱动电路的第一级移位寄存器的起始信号输入端连接，该起始信号线的另一端与栅极驱动电路的第N级移位寄存器的置位信号输入端连接，其中N为大于1的正整数。
显示面板显示装置

[发明专利]具有虚设单元的非易失性存储器装置及控制其的方法-CN201710674849.0有效
发明人：俞昌渊;朴俊泓;金成镇 -专利权人：三星电子株式会社
申请日： 2017-08-09 - 公布日： 2022-05-17 - 主分类号： G11C7/12 文献下载
摘要：提供了具有虚设单元的非易失性存储器装置及控制其的方法。非易失性存储器装置包括单元串、地选择晶体管和至少一个虚设单元。单元串包括至少一个存储器单元。所述至少一个虚设单元设置在至少一个存储器单元与地选择晶体管之间并连接到位线。控制器运行虚设单元控制逻辑，虚设单元控制逻辑被配置为在预充电周期的至少一部分中将至少一个虚设单元的栅极电压控制为低于至少一个虚设单元的阈值电压。
具有虚设单元非易失性存储器装置控制方法

[发明专利]栅极驱动电路-CN201911043670.0在审
发明人：李宰汉;金受姸;林泰坤;曺政焕 -专利权人：三星显示有限公司
申请日： 2019-10-30 - 公布日： 2020-05-12 - 主分类号： G09G3/20 文献下载
摘要：公开了栅极驱动电路，该栅极驱动电路包括移位寄存器、多个输出缓冲器、检测器和虚设输出缓冲器，其中，移位寄存器配置成基于至少一个时钟信号生成多个输出信号，多个输出缓冲器配置成通过放大输出信号生成多个栅极信号并且将栅极信号顺序地输出至显示面板中的多条栅极线，检测器配置成顺序地感测栅极信号并且将栅极信号中的每一个与参考电压进行比较，虚设输出缓冲器配置成当来自输出缓冲器中的一个输出缓冲器的相应栅极信号的电压电平小于参考电压的电压电平时代替该输出缓冲器联接在移位寄存器与栅极线中的一条栅极线之间
栅极驱动电路

[发明专利]半导体装置-CN202210637377.2在审
发明人：李珍雨;吴润世;金柄成;金秀泰;崔胜 -专利权人：三星电子株式会社
申请日： 2022-06-07 - 公布日： 2023-03-17 - 主分类号： H01L27/092 文献下载
摘要：所述半导体装置包括：基底，包括第一有源图案，第一有源图案被沟槽分成一对第一有源图案；器件隔离层，填充沟槽；第一源极/漏极图案，位于第一有源图案上；第一沟道图案，连接到第一源极/漏极图案并包括半导体图案；第一虚设栅电极，在与沟槽的第一侧壁相邻的同时延伸；栅电极，在第一方向上与第一虚设栅电极间隔开并且在穿过第一沟道图案的同时延伸；栅极覆盖图案，位于栅电极上；栅极接触件，结合到栅电极；以及分离图案，在栅电极与第一虚设栅电极之间延伸分离图案的顶表面与栅极覆盖图案的顶表面处于同一水平。
半导体装置