“虚设栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2537369个，建议您升级VIP下载更多相关专利

[发明专利]制备半导体器件的方法-CN200610164684.4无效
发明人：朴正浩 -专利权人：东部电子股份有限公司
申请日： 2006-12-14 - 公布日： 2007-06-20 - 主分类号： H01L21/336 文献下载
摘要：一种用于制造半导体器件的方法，包括在半导体衬底上依次形成第一绝缘膜和虚设栅极；通过用虚设栅极作为掩模来形成轻掺杂结区，在所述虚设栅极的侧壁上形成第一间隔件，并随后形成重掺杂结区。所述方法还包括在形成有所述重掺杂结区的所述半导体衬底上形成第二绝缘膜，并去除虚设栅极以形成暴露出一部分第一绝缘膜的空腔；在空腔的侧壁上形成第二间隔件；在第二间隔件上依次形成栅极绝缘膜和栅极导体，并随后去除第二绝缘膜及一部分栅极绝缘膜；并在栅极导体的顶部上和轻掺杂结区中形成自对准硅化物膜。
制备半导体器件方法

[发明专利]半导体存储装置-CN202210156660.3在审
发明人：角礼子;前田高志;滋贺秀裕 -专利权人：铠侠股份有限公司
申请日： 2022-02-21 - 公布日： 2023-03-14 - 主分类号： G11C16/06 文献下载
摘要：半导体存储装置具备：衬底；多个第1字线；多个第2字线；多个第1虚设字线；多个第2虚设字线；第1选择栅极线；第2选择栅极线；及驱动器；驱动器在写入动作中，对第1选择栅极线施加第1电压，对第2选择栅极线施加低于第1电压的第2电压，对最上层的第1虚设字线施加第1电压以上的第3电压，对最上层的第2虚设字线施加与第3电压不同、且高于第2电压的第4电压，对最下层的第1虚设字线施加第3电压以上的第5电压，对最下层的第2虚设字线施加与第
半导体存储装置

[发明专利]源极/漏极区域及其形成方法-CN202110660224.5在审
发明人：黄惠琳;舒丽丽;杨育佳;李启弘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-15 - 公布日： 2022-06-14 - 主分类号： H01L21/8238 文献下载
摘要：一种方法包括：蚀刻第一凹部，该第一凹部与第一虚设栅极堆叠和第一鳍相邻；蚀刻第二凹部，该第二凹部与第二虚设栅极堆叠和第二鳍相邻；以及在第一凹部中外延生长第一外延区域。该方法还包括：在第一虚设栅极堆叠之上、第二虚设栅极堆叠之上、第一凹部中的第一外延区域之上、以及第二凹部中沉积第一含金属掩模；图案化第一含金属掩模以暴露第一虚设栅极堆叠和第一外延区域；在第一凹部中，在第一外延区域之上外延生长第二外延区域
源极区域及其形成方法

[发明专利]半导体装置-CN201780027139.7有效
发明人：内藤达也 -专利权人：富士电机株式会社
申请日： 2017-11-13 - 公布日： 2021-08-31 - 主分类号： H01L29/78 文献下载
摘要：在IGBT的低电流导通时在IGBT的栅极流通的位移电流越大，则IGBT的导通时间变得越短。导通时间越短，则在具有IGBT的半导体装置中dV/dt变得越大，电磁噪声变得越大。提供一种半导体装置，具备半导体基板、发射极区、基区和多个蓄积区，多个蓄积区中的上方蓄积区在与延伸方向和深度方向正交的排列方向上与栅极沟槽部和虚设沟槽部直接接触，多个蓄积区中的距离半导体基板的上表面最远的下方蓄积区具有：栅极附近区域，其在排列方向上与虚设沟槽部相比距离栅极沟槽部更近；以及虚设附近区域，其在排列方向上与栅极沟槽部相比距离虚设沟槽部更近，且具有比栅极附近区域低的第一导电型的掺杂浓度。
半导体装置

[发明专利]半导体装置-CN202211446144.0在审
发明人：南川和生;吉川大辉;安原纪夫;中村和敏 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-11-18 - 公布日： 2023-09-26 - 主分类号： H01L29/41 文献下载
摘要：构造体包含栅极部和虚设部，栅极部包含至少一个栅极电极，虚设部包含至少两个虚设电极。栅极部和虚设部交替地配置。对于第二电极，施加第一电位。对于栅极电极，施加比第一电位高的第二电位。对于设于与栅极部相邻的位置的虚设电极，施加比第一电位高的第三电位。
半导体装置

[发明专利]使用虚设栅极形成具有应力的外延层-CN201610873305.2有效
发明人： E·阿尔普泰金;L·W·利布曼;I·奥克;B·普拉纳萨尔西哈兰;R·拉马钱德兰;S·C·徐;C·V·V·S·苏里塞特特伊;M·H·余 -专利权人：格罗方德半导体公司
申请日： 2016-09-30 - 公布日： 2020-10-23 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及使用虚设栅极形成具有应力的外延层，各种实施例包括方法以及集成电路结构。在一些情况下，形成集成电路结构的方法可包括：在衬底上方形成一掺杂硅层；自该掺杂硅层形成多个鳍片结构；在该多个鳍片结构上方形成多个栅极结构，该多个栅极结构各者与相邻的栅极结构通过第一间距分开；在该多个栅极结构上方形成掩模，露出该多个栅极结构中的至少一者；移除该多个栅极结构中的该至少一者，其中，在该移除之后，二个剩余的栅极结构通过大于该第一间距的第二间距分开；以及在该二个剩余的栅极结构之间的该衬底上方形成外延区域。
使用虚设栅极形成具有应力外延

[发明专利]具有栅极间隔件结构的场效应晶体管器件-CN202110409830.X在审
发明人：谢维哲;王俊尧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-16 - 公布日： 2022-01-18 - 主分类号： H01L21/8234 文献下载
摘要：本公开涉及具有栅极间隔件结构的场效应晶体管器件。提供了一种半导体器件及形成这种半导体器件的方法。根据本公开的方法包括：在衬底之上形成半导体元件，该半导体元件包括沟道区域和源极/漏极区域；在半导体元件的沟道区域之上形成虚设栅极堆叠；在虚设栅极堆叠的侧壁之上沉积第一间隔件层；在第一间隔件层之上沉积第二间隔件层，其中，第二间隔件层包括至少一个硅子层和至少一个含氮子层；在沉积第二间隔件层之后，蚀刻半导体元件的源极/漏极区域以形成源极/漏极凹部；以及在蚀刻之后，去除第二间隔件层。
具有栅极间隔结构场效应晶体管器件

[发明专利]半导体器件制造方法-CN201210392980.5有效
发明人：秦长亮;殷华湘 -专利权人：中国科学院微电子研究所
申请日： 2012-10-16 - 公布日： 2017-05-03 - 主分类号： H01L21/336 文献下载
摘要：本发明采用了后栅工艺，首先形成了虚设栅极，然后通过形成中间介质层，去除虚设栅极，并形成保护介质层，之后对STI进行腐蚀，暴露出部分半导体柱的侧面；腐蚀去除部分或者全部暴露出的半导体柱，并对剩余材料进行氧化
半导体器件制造方法

[发明专利]MOS晶体管的制作方法-CN202210279755.4在审
发明人：陈维邦;吴志楠;郑志成 -专利权人：晶芯成（北京）科技有限公司;合肥晶合集成电路股份有限公司
申请日： 2022-03-22 - 公布日： 2022-04-19 - 主分类号： H01L21/336 文献下载
摘要：所述MOS晶体管的制作方法包括：提供半导体衬底，半导体衬底包括源漏区和位于源漏区之间的沟道区，半导体衬底上形成有自下而上叠设的栅绝缘层和虚设栅极，栅绝缘层和虚设栅极覆盖所述沟道区且露出所述源漏区；以及执行离子注入工艺，在沟道区的半导体衬底顶部形成应力层，以增加所述沟道区的应力。在沟道区的半导体衬底顶部形成应力层能够增加沟道区的应力，进而有助于提高MOS晶体管的电性能。
mos 晶体管制作方法

[发明专利]具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管-CN200910009837.1有效
发明人：小山雅纪;冈部好文;浅井诚;藤井岳志;吉川功 -专利权人：株式会社电装;富士电机电子技术株式会社
申请日： 2009-01-24 - 公布日： 2009-08-05 - 主分类号： H01L27/082 文献下载
摘要：一种具有IGBT的半导体器件包括：衬底(1)；衬底上的漂移层(2)和基极层(3)；穿透基极层以将基极层分成基极部分(3a-3d)的沟槽(4)；一个基极部分中的发射极区(5)；沟槽中的栅极元件(7a-7c所述一个基极部分提供沟道层(3a)，另一基极部分提供没有发射极区的浮置层(3b-3d)。栅极元件包括与沟道层相邻的栅电极(7a)和与浮置层相邻的虚设栅电极(7b-7c)。浮置层包括与沟道层相邻的第一浮置层(3b)以及远离沟道层的第二浮置层(3c)。虚设栅电极和第一浮置层与基极层上的第一浮置布线(12)电耦合。虚设栅电极与第二浮置层隔离开。
具有绝缘半导体元件半导体器件双极晶体管

[发明专利]一种薄膜晶体管液晶显示器阵列基板及其制作方法-CN201711188692.7在审
发明人：徐向阳 -专利权人：深圳市华星光电技术有限公司
申请日： 2017-11-23 - 公布日： 2018-06-01 - 主分类号： G02F1/1362 文献下载
摘要：本发明公开了一种薄膜晶体管液晶显示器阵列基板及其制作方法，本发明的阵列基板包括多条数据线、多条虚设数据线、多条第一栅极线和多条第二栅极线，多条数据线和多条虚设数据线呈纵向交替间隔布置，多条第一栅极线和多条第二栅极线呈横向交替间隔布置，在多条数据线、多条虚设数据线、多条第一栅极线和多条第二栅极线之间围设有多组像素单元，每组像素单元均包括一奇数列第一薄膜晶体管和一偶数列第二薄膜晶体管；各虚设数据线的两端分别通过一共同电压电极线连接，共同电压电极线横向设置在基板上本发明的制作方法包括形成多条栅极线和两条共同公共电极线，形成源极、漏极和多条数据线，形成多个像素电极和多条虚设数据线。
栅极线虚设数据线数据线阵列基板薄膜晶体管液晶显示器薄膜晶体管电压电极交替间隔像素单元制作公共电极线横向设置像素电极偶数列奇数列线连接基板漏极源极

[实用新型]集成电路-CN201520976019.X有效
发明人： E·珀林 -专利权人：意法半导体（克洛尔2）公司
申请日： 2015-11-30 - 公布日： 2016-08-31 - 主分类号： H01L27/12 文献下载
摘要：本公开涉及一种集成电路，包括SOI类型的衬底，包括位于埋设绝缘层之上的半导体膜，所述埋设绝缘层自身位于支撑衬底之上，所述半导体膜包括第一区域，位于所述半导体膜的第一区域之上的形成第一MOS晶体管的栅极区域和第一虚设栅极区域的第一图案，所述半导体膜的所述第一区域包括相互间隔开的两个畴域，所述间隔由至少一种绝缘材料填充并且位于在所述支撑衬底的区域之上的两个虚设栅极区域之间而不具有绝缘沟槽。
集成电路

[发明专利]半导体器件及其制造方法-CN202011392694.X在审
发明人：林含谕;李芳苇;林启德;布力汗;沈泽民;林立德;林斌彦;杨承慈;李慈莉;林执中 -专利权人：台湾积体电路制造股份有限公司;台积电（南京）有限公司
申请日： 2020-12-02 - 公布日： 2022-04-08 - 主分类号： H01L21/8234 文献下载
摘要：一种方法，包括形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层。跨鳍结构形成虚设栅极结构。去除鳍结构的暴露的第二部分。使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以使第一半导体层横向凹陷。在经横向凹陷的第一半导体层的相反端面形成内部间隔件。在第二半导体层的相反端面形成源极/漏极外延结构。去除虚设栅极结构以暴露鳍结构的第一部分。去除经横向凹陷的第一半导体层。形成栅极结构以围绕每个第二半导体层。
半导体器件及其制造方法

[发明专利]半导体元件-CN201811234220.5在审
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-23 - 公布日： 2019-06-07 - 主分类号： H01L27/092 文献下载
摘要：一种半导体元件，包含第一鳍、第二鳍、隔离栅极及虚设介电栅极。第一及第二鳍沿第一方向延伸。隔离栅极沿第二方向延伸且与第一鳍交叉。隔离栅极包含导电材料。虚设介电栅极自隔离栅极的一端起沿第二方向延伸，且与第二鳍重叠。
方向延伸隔离栅极半导体元件介电虚设导电材料自隔离

[发明专利]制造半导体装置的方法-CN201711035734.3在审
发明人：罗伊辰;林立德;黄玉莲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-30 - 公布日： 2018-06-29 - 主分类号： H01L21/28 文献下载
摘要：一种制造半导体装置的方法，包括形成栅极电极结构于半导体基板的第一区域之上，和通过使卤化物与氧气反应，选择性地形成覆盖栅极电极结构的氧化物层，以增加栅极电极结构的高度。卤化物可以是四氯化硅，而氧化物层可以是二氧化硅。栅极电极结构可以是虚设栅极电极，其在随后被移除，并且被另一个栅极电极结构取代。
栅极电极结构半导体装置氧化物层卤化物半导体基板第一区域二氧化硅四氯化硅虚设栅极氧气反应电极移除制造覆盖