“膜层图形”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3301702个，建议您升级VIP下载更多相关专利

[发明专利]一种阵列基板、其制作方法及显示装置-CN201610995914.5在审
发明人：占建英;张慧文;元淼;于凯;王志鹏;李铁朋 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2016-11-11 - 公布日： 2017-02-22 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种阵列基板、其制作方法及显示装置，所述阵列基板包括衬底基板、位于所述衬底基板上的绝缘层和膜层图形，所述衬底基板和所述绝缘层中的至少一个的表面上设置有容纳槽，所述膜层图形的至少部分位于所述容纳槽内这样，可以有效减小薄膜晶体管的高度，并且减小膜层图形的段差，提升膜层图形的平坦度，降低膜层图形断裂的风险。
一种阵列制作方法显示装置

[发明专利]芯轴图形的形成方法-CN201911204018.2有效
发明人：许鹏凯;乔夫龙;任佳 -专利权人：上海华力微电子有限公司
申请日： 2019-11-29 - 公布日： 2023-02-10 - 主分类号： H01L21/311 文献下载
摘要：本发明提供了一种芯轴图形的形成方法，包括:提供一衬底，在所述衬底上方依次形成芯轴图形层、过渡层以及图形化的旋涂介质层，所述过渡层的硬度大于所述旋涂介质层的硬度；以图形化的旋涂介质层为掩膜，进行过渡层刻蚀，以形成图形化的过渡层；去除所述图形化的旋涂介质层，并以图形化的过渡层为掩膜，进行芯轴图形层刻蚀，以形成芯轴图形。通过在所述芯轴图形层和图形化的旋涂介质层中间增加过渡层，改变了芯轴图形刻蚀工艺中的膜层结构，既可以降低图形化的旋涂介质层中的有机介电质层的厚度，同时解决了芯轴图形层刻蚀过程中的掩模层厚度不够的问题。
图形形成方法

[发明专利]一种电路板表面化金面积的计算方法-CN202110543076.9有效
发明人：皇甫铭;李光记;嵇伟峰 -专利权人：福莱盈电子股份有限公司
申请日： 2021-05-19 - 公布日： 2021-08-31 - 主分类号： G06F30/39 文献下载
摘要：本发明公开了一种电路板表面化金面积的计算方法，包括：检测电路板，提取电路板的各个层次，再对各个层次循环判断是否为线路层、保护膜层、防焊层、印刷层、干膜层、湿膜层中的其中一个，对应记录各层次的名称；绘制电路板的图形并记为A，绘制电路板中各个层次区域的图形依次记为B1~B6；将电路板的图形A中去除保护膜层的图形B2、防焊层的图形B3和印刷层的图形B4，即可得到电路板的图形A中的第一空白区域的图形C0；将第一空白区域的图形C0去除干膜层的图形B5或者湿膜层的图形B6，得到第二空白区域的图形为C1，因此化金区域为线路层和第二空白区域；最后根据化金区域图形计算出其表面积。
一种电路板表面化面积计算方法

[发明专利]半导体结构及其形成方法-CN201910302873.0在审
发明人：宋以斌;王彦;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-16 - 公布日： 2020-10-27 - 主分类号： H01L21/311 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成待刻蚀层结构；在待刻蚀层结构上形成底部掩膜材料层和位于底部掩膜材料层上的图形化的顶部掩膜层；以顶部掩膜层为掩膜，进行多次沉积刻蚀步骤，刻蚀底部掩膜材料层，形成底部掩膜层；其中，沉积刻蚀步骤包括：进行沉积处理，在顶部掩膜层表面沉积保护层；在沉积处理之后，以顶部掩膜层和保护层为掩膜对底部掩膜材料层进行刻蚀处理；形成底部掩膜层后，以顶部掩膜层和底部掩膜层为掩膜刻蚀待刻蚀层结构，形成目标图形结构。沉积处理中形成的保护层在刻蚀处理中保护顶部掩膜层，使得顶部掩膜层不易被消耗，从而以顶部掩膜层和底部掩膜层为掩膜刻蚀待刻蚀层结构后，提高了目标图形结构的图形精度。
半导体结构及其形成方法

[发明专利]一种半导体器件的制造方法-CN201310077551.3在审
发明人：周鸣 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-11 - 公布日： 2014-09-17 - 主分类号： H01L21/033 文献下载
摘要：所述方法包括：步骤S101.在待刻蚀膜层上形成包括第一部分掩膜图案的图形化的第一硬掩膜层；步骤S102.在所述第一部分掩膜图案之间形成包括第二部分掩膜图案的图形化的第二硬掩膜层。该方法通过先形成包括第一部分掩膜图案的图形化的第一硬掩膜层，再在第一掩膜图案之间形成包括第二部分掩膜的图形化的第二硬掩膜层的方式，形成了包括图形化的第一硬掩膜层和图形化的第二硬掩膜层的用于刻蚀待刻蚀膜层的掩膜；相对于现有技术中的其他双重图形技术，可以形成更好的掩膜图案形貌，提高半导体器件的良率。
一种半导体器件制造方法

[发明专利]离子注入工艺的光刻定义方法-CN202010473142.5在审
发明人：蔡坤 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-05-29 - 公布日： 2020-08-28 - 主分类号： H01L21/265 文献下载
摘要：本发明公开了一种离子注入工艺的光刻定义方法，包括步骤：步骤一、提供半导体衬底，在半导体衬底上依次形成硬质掩膜层和光刻胶；步骤二、进行曝光和显影形成光刻胶图形；步骤三、以光刻胶图形为掩膜对硬质掩膜层进行刻蚀并形成硬质掩膜层图形；步骤四、去除光刻胶图形；步骤五、以硬质掩膜层图形为掩膜进行离子注入；步骤六、去除硬质掩膜层图形。
离子注入工艺光刻定义方法

[发明专利]一种优化的图形镍金工艺-CN201711208771.X在审
发明人：宋清双;高婷 -专利权人：大连崇达电路有限公司
申请日： 2017-11-27 - 公布日： 2018-05-18 - 主分类号： H05K3/24 文献下载
摘要：本发明公开了一种优化的图形镍金工艺，首先，在板电后的线路板上贴干膜或印湿膜，通过对位、曝光和显影，将外层图形转移到线路板上，暴露出全部导电图形部分；其次，在暴露出的全部导电图形上电镀铜层；然后，铜层上电镀镍层；之后，在镍层上贴干膜或印湿膜，通过对位、曝光和显影，将阻焊图形转移到线路板上，暴露出除阻焊图形外的导电图形；最后，在暴露出的除阻焊图形外的导电图形上电镀金层，退膜，完成图形镍金工艺。本发明在阻焊图形下方不镀金，极大地降低了镀金量，节约了生产成本。
一种优化图形金工

[发明专利]双重图形化方法-CN201010573305.3有效
发明人：张海洋;周俊卿 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-12-03 - 公布日： 2012-06-06 - 主分类号： H01L21/027 文献下载
摘要：一种双重图形化方法，包括：分别提供基底和压印模具，所述基底上形成有硬掩膜层，所述压印模具具有第一图形；使用所述压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层，压印后的硬掩膜层包括多个突出部；在所述突出部的侧壁上形成侧墙；去除所述压印后的硬掩膜层，所述侧墙分布构成第二图形。本发明有利于改善图形化精度，减小图形的线宽，提高器件集成度。
双重图形方法

[发明专利]一种光刻胶图形的制备方法-CN201810324138.5在审
发明人：乐艮;贾海强;陈弘 -专利权人：中国科学院物理研究所
申请日： 2018-04-12 - 公布日： 2019-10-25 - 主分类号： G03F7/20 文献下载
摘要：本发明提供了一种光刻胶图形的制备方法，包括下列步骤：步骤1)在基底上形成第一光刻胶层；步骤2)在所述第一光刻胶层上沉积掩膜层；步骤3)在所述掩膜层上形成第二光刻胶层；步骤4)利用双光束激光干涉曝光在所述第二光刻胶层上形成第二光刻胶图形；步骤5)将所述第二光刻胶图形转移到所述掩膜层上以形成掩膜图形；步骤6)以所述掩膜图形为掩膜，在所述第一光刻胶层上形成第一光刻胶图形。本发明的制备方法能够高效地获得大面积的纳米级图形结构，克服了激光干涉曝光装置固有的驻波效应对微纳级光刻胶图形的侧壁带来的影响。
光刻胶图形光刻胶层制备掩膜图形掩膜层纳米级图形结构双光束激光干涉沉积掩膜层激光干涉曝光装置驻波效应侧壁基底掩膜曝光

[发明专利]一种光掩膜补偿方法-CN201811149013.X有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-29 - 公布日： 2022-02-11 - 主分类号： G03F9/00 文献下载
摘要：本发明提供一种光掩膜补偿方法，包括：提供晶圆，所述晶圆具有第一掩膜图形、第二掩膜图形和第三掩膜图形，且所述第一掩膜图形、所述第二掩膜图形及所述第三掩膜图形分别具有第一位置度、第二位置度及第三位置度，定义所述第二位置度到所述第一位置度的向量为第一向量，定义所述第三位置度到所述第二位置度的向量为第二向量；测量所述第一向量和所述第二向量，根据所述第一向量与所述第二向量的合向量分别对所述第二掩膜图形和所述第三掩膜图形的对准精度进行补偿，减少当层掩膜图形和前一层掩膜图形的位置误差，提高当层掩膜图形和前一层掩膜图形的对准精度，进而提高光光刻工艺质量。
一种光掩膜补偿方法

[发明专利]刻蚀方法以及半导体器件的制造方法-CN201911024501.2有效
发明人：韩朋刚;许鹏凯 -专利权人：上海华力微电子有限公司
申请日： 2019-10-25 - 公布日： 2021-11-12 - 主分类号： H01L21/308 文献下载
摘要：本发明提供了一种刻蚀方法，将先进图形膜层分成两步刻蚀，并在两步先进图形膜层刻蚀中间增加了去除未曝光区介质抗反射层的步骤，后续利用两步先进图形膜层刻蚀后残留的先进图形膜层作为掩膜，对目标刻蚀层进行刻蚀，通过上述方法解决了刻蚀过程中无法去除未曝光区的所述介质抗反射层的问题
刻蚀方法以及半导体器件制造

[发明专利]半导体结构及其形成方法-CN202010561045.1有效
发明人：朱辰;杨明;卑多慧;何作鹏;张超;倪百兵 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-06-18 - 公布日： 2023-06-06 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有图形传递材料层；进行第一离子注入，向图形传递材料层中掺杂第一离子，形成排布方向为第一方向的第一掺杂掩膜层；在第二方向上，在第一掺杂掩膜层两侧的图形传递材料层中形成第一沟槽，露出第一掺杂掩膜层的侧壁；在第一沟槽侧壁形成掩膜侧墙；进行第二离子注入，向第一掺杂掩膜层和第一沟槽露出的部分区域的图形传递材料层中掺杂第二离子，形成第二掺杂掩膜层；去除剩余图形传递材料层，形成第二沟槽；沿第一沟槽和第二沟槽刻蚀基底，形成目标图形。本发明提高图形传递的精度。
半导体结构及其形成方法

[发明专利]制造半导体器件电容器的方法-CN95109634.6无效
发明人：金锡铢 -专利权人：现代电子产业株式会社
申请日： 1995-08-03 - 公布日： 2000-03-29 - 主分类号： H01L21/8242 文献下载
摘要：制造半导体器件电容器的方法，包括在衬底和接触孔结构上淀积第一导电层，依次形成第一绝缘膜、第一导电层和第二绝缘膜，选择生长第二绝缘膜，以形成选择生长的氧化膜，再腐蚀该氧化膜、第二绝缘膜和第一导电层的预定部位，形成选择生长的氧化膜图形，形成第二导电层间隔层、第三导电层间隔层及第一导电层图形，以及去掉选择生长的氧化膜图形、第一绝缘膜和第二绝缘膜图形，形成具有增大表面面积的圆筒形存贮电极。
制造半导体器件电容器方法

[发明专利]半导体结构及其形成方法-CN201910107770.9有效
发明人：金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-02 - 公布日： 2023-05-05 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成待刻蚀材料层、位于待刻蚀材料层上的核心材料层、以及位于核心材料层上的硬掩膜材料层；图形化硬掩膜材料层，形成硬掩膜层；刻蚀相邻硬掩膜层之间的核心材料层，形成多个露出待刻蚀材料层的第一凹槽，剩余核心材料层作为核心层；在第一凹槽以及硬掩膜层的侧壁上形成侧墙层；形成侧墙层后，去除硬掩膜层以及硬掩膜层底部的核心层，形成多个露出待刻蚀材料层的第二凹槽；以侧墙层和剩余核心层为掩膜，去除第一凹槽和第二凹槽底部的待刻蚀材料层，形成目标图形。本发明实施例提高了第一凹槽和第二凹槽的图形精度，形成目标图形后，目标图形的图形精度相应得到提高。
半导体结构及其形成方法

[发明专利]一种导电膜的制作方法及导电膜-CN201910045074.X在审
发明人：周小红;基亮亮;刘麟跃;姚益明 -专利权人：苏州维业达触控科技有限公司;苏州苏大维格科技集团股份有限公司;苏州大学
申请日： 2019-01-17 - 公布日： 2020-07-24 - 主分类号： H01B13/00 文献下载
摘要：本发明公开一种导电膜的制作方法，该导电膜包括基材、结构层和导电层，该方法包括：在结构层形成深度相同的多个凹槽；以及在多个凹槽内形成具有第一图形的第一导电层；在多个凹槽内形成具有第二图形的绝缘层；在绝缘层上形成具有第三图形的第二导电层；其中，第一图形与第三图形不相同，第三图形至少与第二图形的部分图形相同。本发明还公开一种导电膜，采用上述方法制作。通过将多个图形不相同的导电层在同一多个凹槽中制作，使各导电层的对位精度高，从而保证导电膜的使用效果。
一种导电制作方法