“缓冲器芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9369243个，建议您升级VIP下载更多相关专利

[实用新型]一种M6242机械手上下料区缓冲器创新结构-CN202121287149.4有效
发明人：刘建存;帅胜华 -专利权人：沛顿科技（深圳）有限公司
申请日： 2021-06-09 - 公布日： 2021-12-07 - 主分类号： B25J19/00 文献下载
摘要：本实用新型公开了一种M6242机械手上下料区缓冲器创新结构，包括上料缓冲器和下料缓冲器，上料缓冲器和下料缓冲器上均通过螺丝固定连接有芯片放置排，通过在上料缓冲器、下料缓冲器通过螺丝固定连接有芯片放置排，从而只需拆卸更换不同的芯片放置排即可安装不同大小形状的芯片，解决了传统上下料缓冲器与芯片一体连接不便更换的问题。
一种 m6242 机械手上下缓冲器创新结构

[发明专利]存储器控制器、存储缓冲器芯片和存储系统-CN201610930413.9有效
发明人：文英硕;金弘植 -专利权人：爱思开海力士有限公司
申请日： 2016-10-31 - 公布日： 2020-08-07 - 主分类号： G06F3/06 文献下载
摘要：存储系统可以包括耦接到一个或多个存储器芯片的存储缓冲器芯片。存储系统可以包括存储器控制器，其被配置成控制存储缓冲器芯片来输入数据给一个或两个或更多个存储器芯片/从一个或两个或更多个存储器芯片输出数据。存储缓冲器芯片可以包括第一接口，其被配置成传输信号给存储器控制器/从存储器控制器接收信号。存储缓冲器芯片可以包括第二接口，其被配置成传输信号给存储器芯片/从存储器芯片接收信号。存储缓冲器芯片可以包括命令缓冲器，其被配置成缓冲经由第一接口而从存储器控制器接收的命令。存储缓冲器芯片可以包括读取缓冲器，其被配置成缓冲从存储器芯片接收的读取数据。
存储器控制器存储缓冲器芯片存储系统

[发明专利]固态驱动器装置-CN202010993222.3在审
发明人：朴志云;尹材相 -专利权人：三星电子株式会社
申请日： 2020-09-21 - 公布日： 2021-03-23 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种固态驱动器(SSD)装置，其包括：基板；第一缓冲器芯片，设置在基板上；第二缓冲器芯片，设置在第一缓冲器芯片上；多个第一非易失性存储器芯片，通过引线键合连接到第二缓冲器芯片；控制器，配置为通过第一通道向所述多个第一非易失性存储器芯片发送控制信号；以及第一再分布层，设置在基板中并配置为将第一通道电连接到第一缓冲器芯片，其中第一缓冲器芯片通过倒装芯片键合连接到第一再分布层，第二缓冲器芯片通过第一引线连接到第一再分布层。
固态驱动器装置

[发明专利]存储装置-CN201480081761.2有效
发明人：伊东干彦;小柳胜;林真太郎 -专利权人：东芝存储器株式会社
申请日： 2014-09-12 - 公布日： 2019-03-12 - 主分类号： G11C5/00 文献下载
摘要：根据一个实施方式，提供一种具有控制芯片与多个存储器芯片的存储装置。多个存储器芯片积层在控制芯片之上。控制芯片具有输入缓冲器。输入缓冲器电连接在外部端子。输入缓冲器对于控制芯片及多个存储器芯片共通化。在外部端子与多个存储器芯片之间，设有第一传输路径与第二传输路径。第一传输路径是经由输入缓冲器的传输路径。第二传输路径是不经由输入缓冲器的传输路径。控制芯片在第一模式下，对输入缓冲器赋能而激活第一传输路径。控制芯片在第二模式下，使输入缓冲器失能而激活第二传输路径。
存储装置

[实用新型]能录放电视节目的MP4播放器-CN200720196326.1无效
发明人：林庆元 -专利权人：林庆元
申请日： 2007-12-21 - 公布日： 2008-12-31 - 主分类号： H04N5/44 文献下载
摘要：一种能录放电视节目的MP4播放器，其主要由一DMB数字多媒体广播芯片和一MCU主控芯片构成。该DMB数字多媒体广播芯片和MCU主控芯片内均包含有一串行接收缓冲器、一移位寄存器、一串行发送缓冲器、一SPI缓冲器。且该SPI缓冲器、串行发送缓冲器、移位寄存器、串行接收缓冲器均一一电性相连接。
录放电视节目 mp4 播放

[发明专利]一种芯片缓冲器建模方法、系统、装置及电路-CN202010928923.9在审
发明人：陈欢洋;朱峰;蔡步森 -专利权人：浙江宇视科技有限公司
申请日： 2020-09-07 - 公布日： 2022-03-08 - 主分类号： G06F30/39 文献下载
摘要：本发明公开了一种芯片缓冲器建模方法、系统、装置及电路，获取待建模芯片的实测输出波形，并将实测输出波形作为仿真电压源；获取待建模芯片的实际输出阻抗，并将实际输出阻抗作为仿真输出电阻的阻抗值；根据仿真电压源及仿真输出电阻建立待建模芯片的缓冲器模型；缓冲器模型中仿真输出电阻连接至仿真电压源的输出端。可见，本申请在缺少芯片模型的情况下，可基于芯片实测参数自行建立芯片缓冲器模型，从而保证仿真工作顺利进行，有助于提升PCB设计效果；而且，基于芯片实测参数建立的芯片缓冲器模型与实际芯片缓冲器差异较小，准确度较高；此外，本申请的芯片缓冲器模型结构简单、易获取，且相比于厂商提供的复杂模型，模型验证的复杂度较低。
一种芯片缓冲器建模方法系统装置电路

[发明专利]存储器封装件、存储装置以及存储装置操作方法-CN202110862286.4在审
发明人：申知娟;罗大勋;金钟和 -专利权人：三星电子株式会社
申请日： 2021-07-29 - 公布日： 2022-05-06 - 主分类号： G11C7/10 文献下载
摘要：公开了一种存储器封装件、存储装置以及存储装置操作方法。所述存储器封装件包括：第一存储器芯片，包括第一存储器垫；以及缓冲器芯片，包括分别与第一存储器垫连接的第一缓冲器垫和与外部装置连接的第二缓冲器垫。响应于交换启用信号具有禁用状态，缓冲器芯片分别将经由第二缓冲器垫接收的信号传送到第一缓冲器垫，并且响应于交换启用信号具有启用状态，缓冲器芯片交换经由第二缓冲器垫接收的信号以生成第一交换信号，并且分别将第一交换信号传送到第一缓冲器垫
存储器封装存储装置以及操作方法

[发明专利]用于内存系统的电压与时序校准方法-CN201110443575.7有效
发明人：李春一;马青江 -专利权人：澜起科技（上海）有限公司
申请日： 2011-12-27 - 公布日： 2013-07-03 - 主分类号： G06F13/16 文献下载
摘要：首先，内存控制器根据内存缓冲器基于自身内存控制器侧的时序和电压所传送回的数据来调整自身的时序和电压以及内存缓冲器的电压，以实现自身的时序和电压与内存缓冲器的内存控制器侧的时序和电压的校准；随后，内存控制器再根据内存缓冲器基于自身内存芯片侧的时序和电压所读取的来自内存芯片单元的数据，来调整该内存缓冲器的内存芯片侧的时序和电压以及内存芯片单元的电压，或者该内存缓冲器调整自身内存芯片侧的时序和电压以及内存芯片单元的电压，以实现内存缓冲器的内存芯片侧的时序和电压与内存芯片单元的时序和电压的校准本发明的方法可有效节约内存缓冲器的硬件资源，简化其电路。
用于内存系统电压时序校准方法

[发明专利]芯片缓冲器的布局处理方法、装置、终端设备及存储介质-CN202311147194.3在审
发明人：窦强;金文江 -专利权人：飞腾信息技术有限公司
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： G06F30/392 文献下载
摘要：本发明提供一种芯片缓冲器的布局处理方法、装置、终端设备及存储介质，涉及计算机技术领域。该芯片缓冲器的布局处理方法包括：在当前物理设计中获取目标类型的缓冲器以及缓冲器的位置，缓冲器用于表征缓冲器的结构信息；根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构，对缓冲器的位置和连接线进行调整。自动的获取目标类型的缓冲器以及缓冲器的位置，根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构，可以自动的对缓冲器的位置和连接线进行调整，无需人工参与，避免浪费不必要的人力资源，还提升了芯片缓冲器的布局处理效率以及缓冲器的仿真效率。
芯片缓冲器布局处理方法装置终端设备存储介质

[实用新型]一种液晶屏显示结构-CN202121867445.1有效
发明人：章小和 -专利权人：信利光电股份有限公司
申请日： 2021-08-10 - 公布日： 2022-02-01 - 主分类号： H04M1/02 文献下载
摘要：本实用新型提供一种液晶屏显示结构，所述触摸板的下侧与I C芯片相连通，所述I C芯片与柔性电路板相连通，所述I C芯片包括芯片板体，所述芯片板体为长条形结构，且所述芯片板体位于触摸板的下侧位置，所述触摸板上设置有输出缓冲器以及输入缓冲器，所述输入缓冲器位于输出缓冲器的下侧位置，所述芯片板体两侧的下方位置设置有卡接结构，通过将输出缓冲器设计为梯形结构，而将输入缓冲器设置在输出缓冲器梯形结构的下侧位置，采用该设计使得芯片板体的宽度大幅度降低
一种液晶屏显示结构

[发明专利]具有缓冲器占有期管理的数据存储设备-CN201810541064.0有效
发明人： J·埃利斯;J·蒙希尔;T·卡内帕;S·汉纳 -专利权人：希捷科技有限公司
申请日： 2018-05-30 - 公布日： 2023-07-28 - 主分类号： G06F12/0875 文献下载
摘要：本发明题为“具有缓冲器占有期管理的数据存储设备”。本发明提供了一种数据存储设备，该数据存储设备具有一个或多个缓冲器，该数据存储设备可利用具有第一缓冲器、第二缓冲器、缓冲器管理器以及非易失性存储器的至少一个数据存储设备采用缓冲器占有期管理。所述第一缓冲器可位于芯片上，而所述第二缓冲器位于芯片外。所述第一缓冲器可根据所述缓冲器管理器的引导利用数据来填充，所述数据具有小于预定占有期阈值的占有期。
具有缓冲器有期管理数据存储设备

[发明专利]半导体封装件及其制造方法-CN202110128305.0在审
发明人：李晟观 -专利权人：三星电子株式会社
申请日： 2021-01-29 - 公布日： 2021-08-03 - 主分类号： H01L25/18 文献下载
摘要：所述半导体封装件包括：衬底；第一缓冲器芯片和第二缓冲器芯片，其位于衬底的上部上；多个非易失性存储器芯片，其位于衬底的上部上，并且包括第一非易失性存储器芯片和第二非易失性存储器芯片，第一非易失性存储器芯片电连接至第一缓冲器芯片，第二非易失性存储器芯片电连接至第二缓冲器芯片；多个外部连接端子，其连接至衬底的下部；以及再布线图案，其位于衬底内部。再布线图案被配置为将通过多个外部连接端子中的一个外部连接端子接收的外部电信号分叉为第一信号和第二信号，将第一信号发送至第一缓冲器芯片，并且将第二信号发送至第二缓冲器芯片。
半导体封装及其制造方法

[发明专利]数据传输系统、电路与方法-CN202010294161.1在审
发明人：韦伯霖;李必明;杨志强 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-04-15 - 公布日： 2021-10-22 - 主分类号： G06F15/17 文献下载
摘要：本发明揭露一种数据传输系统、电路与方法，数据传输系统能够加快两系统单芯片之间的数据传输。该数据传输系统包含：一主控系统单芯片，包含一主控传送环形缓冲器(circular buffer)与一主控接收环形缓冲器；以及一从属系统单芯片，包含一从属接收环形缓冲器与一从属传送环形缓冲器。该从属/主控接收环形缓冲器为该主控/从属传送环形缓冲器的复制，因此，该两缓冲器的写入指针实质同步，且该两缓冲器的读取指针实质同步。据上所述，该主控/从属传送环形缓冲器的读写操作可视为该从属/主控接收环形缓冲器的读写操作，从而该数据传输的部分的数据复制程序可被省略，以加快该数据传输。
数据传输系统电路方法

[发明专利]存储系统及其操作方法-CN201510883653.3在审
发明人：宋旻梧 -专利权人：爱思开海力士有限公司
申请日： 2015-12-04 - 公布日： 2016-11-09 - 主分类号： G11C7/10 文献下载
摘要：一种存储系统包括：存储器件，存储器件包括多个存储芯片，每个存储芯片包括适用于储存数据的多个平面和分别与平面相对应的多个页缓冲器；以及控制器，适用于将储存在其写入缓冲器中的写入数据传送至第一芯片的第一页缓冲器，在传送至第一页缓冲器之后，将写入缓冲器和第一芯片中的与第一页缓冲器相对应的第一平面释放，以及在从第一平面释放之后，将写入数据编程在第一平面中。
存储系统及其操作方法

[发明专利]上电复位系统及方法-CN201710244585.5在审
发明人：李纪伟 -专利权人：广东浪潮大数据研究有限公司
申请日： 2017-04-14 - 公布日： 2017-12-01 - 主分类号： G06F1/24 文献下载
摘要：本发明公开了上电复位系统及方法，属于服务器系统技术领域。本发明的上电复位系统包括四个电源芯片、缓冲器和监控管理芯片，所述缓冲器具有六个输入端口和六个输出端口；各电源芯片工作输出相应电压，同时产生STBY PGOOD信号，STBY PGOOD信号一方面作为下一级电源芯片的使能信号，同时四个电源芯片的STBY PGOOD信号分别通过缓冲器的四个输入端口输入到缓冲器，作为缓冲器的输入信号，缓冲器输出端的Reset信号输出到监控管理芯片。
复位系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条