|
|
钻瓜专利网为您找到相关结果 718509个，建议您 升级VIP下载更多相关专利
- [发明专利]射频LDMOS器件及制造方法-CN201310659228.7有效
-
钱文生
-
上海华虹宏力半导体制造有限公司
-
2013-12-09
-
2018-10-26
-
H01L29/78
- 本发明公开了一种射频LDMOS器件，硅外延层由依次形成于硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成；漂移区和沟道区都形成在第三硅外延层中，第二硅外延层形成在漂移区和沟道区的底部，通过第二硅外延层的掺杂浓度大于第一和三硅外延层的掺杂浓度通过调节第三硅外延层的掺杂浓度调节器件的导通电阻以及漏端结击穿电压，第二硅外延层形成一体内RESURF结构并用于降低漂移区的表面电场、减少热载流子效应、提高所述射频LDMOS器件的可靠性；第一硅外延层能使漏端结击穿电压维持或提高本发明公开了一种射频LDMOS器件的制造方法。本发明能降低器件的源漏寄生电容，减少源漏导通电阻，增加驱动电流，提高器件的射频特性。
- 射频ldmos器件制造方法
- [发明专利]一种提高维持电压的方法-CN201210048324.3有效
-
姜一波;曾传滨
-
中国科学院微电子研究所
-
2012-02-28
-
2012-07-04
-
H01L27/02
- 公开了一种提高维持电压的方法，包括：首先利用绝缘层上硅工艺制成具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件；然后在SOI可控硅器件的寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。本发明提供的一种提高维持电压的方法，利用SOI工艺制成具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件，在SOI可控硅器件的寄生晶体管反馈路径中嵌入如二极管、二极管串、晶体管或MOS管等可抑制可控硅正反馈的半导体元件，抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。此高维持电压可控硅作为静电保护器件应用在静电防护领域，具有优异的静电保护性能。
- 一种提高维持电压方法
- [发明专利]硅纳米线器件及其制造方法-CN201110388988.X无效
-
曹永峰
-
上海华力微电子有限公司
-
2011-11-30
-
2012-05-02
-
H01L29/78
- 提供一种硅纳米线器件及其制作方法。本发明采用HKMG层(5)来取代传统硅纳米器件的氧化层，即，HK层(51)被MG层(52)覆盖，所以能够保护HK层(51)免受后续工序的影响，因此对HK层的厚度控制和均匀性控制的可靠性大幅度提升。而且，在干法释放工艺中，即使在硅纳米线器件的两侧形成侧墙(41)，也因MG层的导电性而能够使电荷均匀地分布在硅纳米线器件的表面，从而能够可靠地防止受影响率降低。由于采用HKMG层来取代传统硅纳米器件的氧化层，所以能够有效地降低硅纳米器件的EOT，从而能够增加其Cox，进而能够增加硅纳米器件对外界微弱信号的灵敏度。
- 纳米器件及其制造方法
- [发明专利]半导体器件的制造方法-CN202010401650.2有效
-
熊伟;陈华伦;徐晓俊;张剑
-
华虹半导体（无锡）有限公司
-
2020-05-13
-
2022-06-07
-
H01L21/336
- 本申请公开了一种半导体器件的制造方法，涉及半导体制造领域。该方法包括提供一衬底，衬底的存储器件区域形成有闪存器件的栅极结构；对逻辑器件区域进行阱区离子注入；依次形成栅氧化层和多晶硅层；通过光刻工艺打开存储器件区域，封闭逻辑器件区域；去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；对逻辑器件区域对应的多晶硅层进行N型掺杂；刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。本申请通过合理的工艺方法包括工艺顺序，可在嵌入式闪存工艺集成中特别是有N型多晶硅注入掺杂的先进工艺中，避免因集成嵌入式闪存而对逻辑区域栅极多晶硅的厚度及POLY电阻带来的显著影响而产生功能失效。
- 半导体器件制造方法
|
