“电介质堆叠”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1130319个，建议您升级VIP下载更多相关专利

[发明专利]包括电介质层的半导体器件-CN201710597611.2在审
发明人：崔至薰;金成吉;金智美;金重浩;金泓奭;南泌旭;安宰永;林汉镇 -专利权人：三星电子株式会社
申请日： 2017-07-20 - 公布日： 2018-04-20 - 主分类号： H01L27/11556 文献下载
摘要：一种半导体器件包括衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分
包括电介质半导体器件

[发明专利]半导体结构及其制备方法、三维存储器-CN202210302865.8在审
发明人：刘文静;袁伟;刘磊 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-25 - 公布日： 2022-06-28 - 主分类号： H01L27/1157 文献下载
摘要：半导体结构的制备方法，包括：在衬底的一侧形成电介质堆叠结构，所述电介质堆叠结构包括交替叠置的栅极绝缘层和栅极牺牲层。形成贯穿所述电介质堆叠结构的沟道孔。在所述沟道孔内填充牺牲材料。去除所述栅极牺牲层并形成栅极层，以得到包括交替叠置的栅极绝缘层和栅极层的存储堆叠结构。去除所述牺牲材料，暴露所述沟道孔。在所述沟道孔内形成电介质层。在所述沟道孔内形成沟道结构。
半导体结构及其制备方法三维存储器

[发明专利]形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统-CN202310231881.7在审
发明人：罗双强;J·D·霍普金斯;陈洁薇;J·D·格林利 -专利权人：美光科技公司
申请日： 2023-03-10 - 公布日： 2023-09-12 - 主分类号： H10B43/35 文献下载
摘要：微电子装置包含堆叠结构、狭槽结构和电介质材料。所述堆叠结构包含各自包含布置成层面的导电材料和绝缘材料的竖直交替序列的块。所述狭槽结构插入于所述堆叠结构的所述块之间。所述电介质材料在所述堆叠结构的所述块上方和之间延伸。位于所述顶峰子区之上的所述电介质材料的部分的厚度大于位于所述阵列区之上的所述电介质材料的额外部分的厚度。
形成微电子装置方法以及相关存储器电子系统

[发明专利]使能对用于半导体封装的硅桥的在线测试的保护环设计-CN201580083473.5有效
发明人： A·萨卡尔;S·沙兰;D-W·金 -专利权人：英特尔公司
申请日： 2015-10-29 - 公布日： 2022-01-25 - 主分类号： H01L23/12 文献下载
摘要：所述金属化结构包括设置在电介质材料堆叠体中的导电布线。所述半导体结构还包括设置在电介质材料堆叠体中并且围绕所述导电布线的第一金属保护环。所述第一金属保护环包括多个个体保护环段。所述半导体结构还包括设置在所述电介质材料堆叠体中并且围绕所述第一金属保护环的第二金属保护环。电测试特征设置在电介质材料堆叠体中、在所述第一金属保护环与所述第二金属保护环之间。
用于半导体封装在线测试保护环设计

[发明专利]用于形成三维存储器件的双堆栈沟道孔结构的方法-CN201880000837.2有效
发明人：陶谦;胡禺石;吕震宇;肖莉红;陈俊;戴晓望;闾锦;朱继锋;董金文;姚兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-08 - 公布日： 2019-09-10 - 主分类号： H01L27/11582 文献下载
摘要：所述方法包括：在衬底上形成第一交替电介质堆叠层和第一绝缘层；在穿透第一绝缘层和第一交替电介质堆叠层的第一沟道孔中形成第一沟道结构；在第一绝缘层中形成牺牲堆栈间插塞；在牺牲堆栈间插塞上形成第二交替电介质堆叠层；形成穿透第二交替电介质堆叠层并且暴露牺牲堆栈间插塞的部分的第二沟道孔；去除牺牲堆栈间插塞以形成腔；以及在所述腔中形成堆栈间沟道插塞，并在所述第二沟道孔中形成第二沟道结构，所述堆栈间沟道插塞接触所述第一沟道结构和所述第二沟道结构
堆栈沟道电介质堆叠沟道结构绝缘层插塞孔结构穿透三维存储器件插塞接触存储器件衬底去除暴露

[发明专利]于晶体管工艺中整合高K栅极电介质的方法-CN200480032614.2有效
发明人： C·B·拉贝尔;B－Y·昂;J·S·全;A·K·霍尔布鲁克;相奇;H·钟 -专利权人：先进微装置公司
申请日： 2004-10-08 - 公布日： 2006-12-06 - 主分类号： H01L21/28 文献下载
摘要：依据一示范实施例，在衬底(104)上形成场效应晶体管的方法，衬底包含位于其上的高K介电层以及位于高K介电层上的栅电极层，此方法包括蚀刻(202)步骤，蚀刻(202)栅极介电层和高K介电层以形成栅极堆叠(102)，栅极堆叠包含位于该衬底(104)上的高K电介质片段(106)以及位于该高K电介质片段(106)上的栅电极片段(108)。依据此示范实施例，该方法进一步包括在栅极堆叠(102)上进行(202)氮化处理。举例而言，氮化处理可利用含有氮的等离子体在栅极堆叠(102)的侧壁(110)上进行氮化，氮化处理造成氮进入高K电介质片段(106)并在高K电介质片段(106)中形成氧扩散阻挡层。
晶体管工艺整合栅极电介质方法

[发明专利]用于汽车的阳光控制装配玻璃及其制造-CN202180004786.2在审
发明人： P·吉拉尔;J·哈根;李大铭 -专利权人：法国圣戈班玻璃厂
申请日： 2021-09-23 - 公布日： 2022-06-07 - 主分类号： C03C17/34 文献下载
摘要：本发明由此涉及一种装配玻璃，尤其用于汽车工业，并特别意在用于装备汽车或车辆的装配玻璃，该装配玻璃具有阳光控制性质，同时对高频呈现高透明度，该装配玻璃包含至少一个玻璃片材，在该玻璃片材的至少一个面的至少一部分上涂有至少一个电介质层堆叠体，所述电介质层堆叠体包括两种类型的层：‑第一类型的层，对每个该类型的层，是具有尺寸为20至120 nm的孔隙的电介质材料的多孔层，所述层具有小于1.4的折射率和50至200 nm范围内的厚度，和‑第二类型的层，对每个该类型的层，是具有大于或等于1.7的折射率和50至200 nm范围内的厚度的电介质材料层，所述电介质堆叠体中的每个第一类型的层在两个第二类型的层之间，电介质堆叠体的厚度为至多1000 nm。
用于汽车阳光控制装配玻璃及其制造

[发明专利]用于高k/金属栅工艺流程的自对准接触-CN201280004545.9有效
发明人： R·拉玛钱德兰;R·迪瓦卡鲁尼;李影 -专利权人：国际商业机器公司
申请日： 2012-01-03 - 公布日： 2013-09-11 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体结构，包括具有位于半导体衬底的表面上的多个栅极堆叠14’的半导体衬底12。每个栅极堆叠从底部至顶部包括高k栅极电介质层42、功函数金属层44和导电金属46。间隔物22位于每个栅极堆叠的侧壁上，并且自对准电介质衬垫30存在于每个间隔物的上表面上。每个自对准电介质衬垫30的底表面存在于半导体金属合金28的上表面上。接触金属34位于相邻栅极堆叠之间并且通过自对准电介质衬垫30与每个栅极堆叠分隔开。结构也包括另一接触金属60，具有位于接触金属的上表面上并且与其直接接触的一部分以及位于一个栅极堆叠的导电金属上并且与其直接接触的另一部分。
用于金属工艺流程对准接触

[发明专利]具有腔间隔器的半导体纳米线装置和制造半导体纳米线装置的腔间隔器的方法-CN202110901984.0在审
发明人： R·梅汉德鲁;思雅·S·廖;S·M·策亚 -专利权人：英特尔公司
申请日： 2015-09-10 - 公布日： 2021-11-05 - 主分类号： H01L21/336 文献下载
摘要：例如，半导体装置包含设置在衬底上方的多个垂直堆叠纳米线，纳米线中的每个包含离散沟道区。公共栅极电极堆叠环绕多个垂直堆叠纳米线的离散沟道区中的每个。一对电介质间隔器在公共栅极电极堆叠的任一侧上，所述一对电介质间隔器中的每个包含沿公共栅极电极的侧壁设置并且环绕垂直堆叠纳米线中的每个的离散部分的连续材料。一对源极和漏极区在所述一对电介质间隔器的任一侧上。
具有间隔半导体纳米线装制造方法

[发明专利]半导体纳米线装置及其制造方法-CN201580083015.1有效
发明人： R.梅汉德鲁;思雅.S.廖;S.M.策亚 -专利权人：英特尔公司
申请日： 2015-09-10 - 公布日： 2021-09-03 - 主分类号： H01L29/78 文献下载
摘要：例如，半导体装置包含设置在衬底上方的多个垂直堆叠纳米线，纳米线中的每个包含离散沟道区。公共栅极电极堆叠环绕多个垂直堆叠纳米线的离散沟道区中的每个。一对电介质间隔器在公共栅极电极堆叠的任一侧上，所述一对电介质间隔器中的每个包含沿公共栅极电极的侧壁设置并且环绕垂直堆叠纳米线中的每个的离散部分的连续材料。一对源极和漏极区在所述一对电介质间隔器的任一侧上。
半导体纳米线装及其制造方法

[发明专利]用于形成三维存储器件的方法-CN202080001106.7有效
发明人：张坤;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-27 - 公布日： 2021-03-23 - 主分类号： H01L27/1157 文献下载
摘要：顺次形成处于衬底上的牺牲层、处于牺牲层上的N型掺杂半导体层、以及处于N型掺杂半导体层上的电介质堆叠体。形成垂直地贯穿电介质堆叠体和N型掺杂半导体层延伸的沟道结构。利用存储堆叠体替代电介质堆叠体，使得沟道结构垂直地贯穿存储堆叠体和N型掺杂半导体层延伸。去除衬底和牺牲层，以露出沟道结构的端部。利用半导体插塞替代沟道结构的与N型掺杂半导体层邻接的部分。
用于形成三维存储器件方法

[发明专利]用于形成三维存储器件的方法-CN202080001145.7有效
发明人：张坤 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-27 - 公布日： 2021-05-25 - 主分类号： H01L27/11563 文献下载
摘要：依次形成处于衬底上的牺牲层、处于牺牲层上的具有N阱的P型掺杂半导体层以及处于P型掺杂半导体层上的电介质堆叠体。形成垂直地延伸穿过电介质堆叠体和P型掺杂半导体层的沟道结构。利用存储堆叠体代替电介质堆叠体，使得沟道结构垂直地延伸穿过存储堆叠体和P型掺杂半导体层。去除衬底和牺牲层，以暴露沟道结构的末端。利用半导体插塞代替沟道结构的与P型掺杂半导体层邻接的部分。
用于形成三维存储器件方法

[发明专利]栅极结构及其方法-CN201810273855.X有效
发明人：郑安皓;郭舫廷 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-03-29 - 公布日： 2022-06-24 - 主分类号： H01L21/28 文献下载
摘要：本发明的实施例涉及提供包括栅极电介质的高压晶体管(HVT)的方法和结构，其中，在设置在衬底内的沟槽内设置栅极电介质的至少部分。在一些方面，可以通过沟槽深度来控制栅极氧化物厚度。通过提供具有形成在沟槽内的栅极电介质的HVT，本发明的实施例提供了形成在相同的衬底上的彼此大致共面的HVT的顶部栅极堆叠件表面和低压晶体管(LVT)的顶部栅极堆叠件表面，同时为HVT提供了厚的栅极氧化物此外，因为HVT的顶部栅极堆叠件表面和LVT的顶部栅极堆叠件表面大致彼此共面，所以可以避免过度抛光HVT栅极堆叠件。
栅极结构及其方法

[发明专利]用于形成三维存储器件的方法-CN202110623282.0有效
发明人：张坤 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-27 - 公布日： 2023-04-25 - 主分类号： H10B43/20 文献下载
摘要：依次形成处于衬底上的牺牲层、处于牺牲层上的具有N阱的P型掺杂半导体层以及处于P型掺杂半导体层上的电介质堆叠体。形成垂直地延伸穿过电介质堆叠体和P型掺杂半导体层的沟道结构。利用存储堆叠体代替电介质堆叠体，使得沟道结构垂直地延伸穿过存储堆叠体和P型掺杂半导体层。去除衬底和牺牲层，以暴露沟道结构的末端。利用半导体插塞代替沟道结构的与P型掺杂半导体层邻接的部分。
用于形成三维存储器件方法

[发明专利]通过调节机械性能对电介质的应力响应和粘附行为的改变-CN202080046792.X在审
发明人：拉希米·萨钦·平赫因塔德;托马斯·巴克伦 -专利权人：弗莱克英纳宝有限公司
申请日： 2020-06-24 - 公布日： 2022-05-06 - 主分类号： H01L51/05 文献下载
摘要：所公开的主题涉及一种电介质堆叠体，其包括由电介质材料形成的电介质层，所述电介质材料包括一种或多种构成组分，所述一种或多种构成组分各自具有70℃以下的Tg值，并且在超过一种或多种构成组分的最高Tg值的温度进行退火
通过调节机械性能电介质应力响应粘附行为改变

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条