“S·沙兰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]高带宽光互连架构-CN202180070904.X在审
发明人： S·V·皮耶塔姆巴拉姆;B·C·马林;S·派塔尔;S·瓦德利马尼;R·N·马内帕利;X·李;S·V·波图库迟;S·沙兰;A·萨卡尔;O·卡尔哈德;N·德什潘德;D·普拉塔普;J·埃克顿;D·马利克;R·V·马哈詹;张志超;K·艾京;B·聂;K·达尔马韦卡尔塔;J·E·若斯;J·M·甘巴;B·K·卡斯珀;段刚;R·印蒂;M·曼苏里;S·贾达夫;K·布朗;A·阿格拉瓦尔;P·多布里亚尔 -专利权人：英特尔公司
申请日： 2021-09-09 - 公布日： 2023-05-30 - 主分类号： H01L31/0203 文献下载
摘要：本文中公开的实施例包括光学封装。在实施例中，光学封装包括封装基板以及耦合到封装基板的光子管芯。在实施例中，计算管芯耦合到封装基板，其中，光子管芯通过位于封装基板中的桥通信地耦合到计算管芯。在实施例中，光学封装还包括嵌入在封装基板中的光波导。在实施例中，光波导的第一端位于光子管芯下方，并且光波导的第二端与封装基板的边缘基本上共面。
带宽互连架构

[发明专利]用于光子管芯中的无源对准的硅凹槽架构和制造工艺-CN202111346071.3在审
发明人： O·卡尔哈德;李晓倩;N·德什潘德;S·沙兰 -专利权人：英特尔公司
申请日： 2021-11-15 - 公布日： 2022-06-24 - 主分类号： G02B6/42 文献下载
摘要：一种凹槽对准结构包括蚀刻停止材料和蚀刻停止材料之上的基板。一组凹槽沿第一方向处于基板的顶表面中，并且粘合材料处于一组凹槽的底部中。光纤处于一组凹槽中、在粘合材料之上，并且光纤的一部分在基板上方延伸。一组聚合物引导件沿第一方向处于基板的顶表面上，与所述一组凹槽交错。
用于光子管芯中的无源对准凹槽架构制造工艺

[发明专利]使能对用于半导体封装的硅桥的在线测试的保护环设计-CN201580083473.5有效
发明人： A·萨卡尔;S·沙兰;D-W·金 -专利权人：英特尔公司
申请日： 2015-10-29 - 公布日： 2022-01-25 - 主分类号： H01L23/12 文献下载
摘要：描述了使能对用于半导体封装的硅桥的在线测试的保护环设计以及所得到的硅桥和半导体封装。在示例中，半导体结构包括具有设置在其上的绝缘层的衬底。金属化结构设置在所述绝缘层上。所述金属化结构包括设置在电介质材料堆叠体中的导电布线。所述半导体结构还包括设置在电介质材料堆叠体中并且围绕所述导电布线的第一金属保护环。所述第一金属保护环包括多个个体保护环段。所述半导体结构还包括设置在所述电介质材料堆叠体中并且围绕所述第一金属保护环的第二金属保护环。电测试特征设置在电介质材料堆叠体中、在所述第一金属保护环与所述第二金属保护环之间。
用于半导体封装在线测试保护环设计

[发明专利]用于改进功率输送的具有专用金属层的EMIB架构-CN202011516250.2在审
发明人：谢建勇;S·沙兰;H-T·陈 -专利权人：英特尔公司
申请日： 2020-12-21 - 公布日： 2021-09-07 - 主分类号： H01L25/16 文献下载
摘要：本文公开的实施例包括具有桥的电子封装，所述桥包括改进的功率输送架构。在实施例中，桥包括衬底和在衬底之上的布线堆叠。在实施例中，布线堆叠包括第一布线层和第二布线层，其中第一布线层中的各个第一布线层具有第一厚度，并且其中第二布线层具有大于第一厚度的第二厚度。
用于改进功率输送具有专用金属 emib 架构

[发明专利]包括连接拉杆的轮胎胎坯固化机-CN201680072028.3有效
发明人： M·麦苏普迪尔-大卫;S·沙兰 -专利权人：米其林集团总公司
申请日： 2016-12-08 - 公布日： 2020-12-29 - 主分类号： B29C33/26 文献下载
摘要：用于轮胎胎坯(18)的固化机，包括：框架(4)；多个周向分布的节段(16)，所述节段适于形成轮胎的胎面(22)，所述节段的每一个具有至少一个开口(51)；并且，对于每个节段，所述固化机包括至少一个连接拉杆(52)，所述连接拉杆(52)一方面可滑动并可转动地安装在节段的开口中，另一方面铰接至所述框架，该安装以及铰接形成所述连接拉杆与所述固化机的除连接拉杆之外的其它元件的仅有的连接。
包括连接拉杆轮胎固化

[发明专利]无衬底双面嵌入式多管芯互连桥-CN202010230745.2在审
发明人：谢边村;J·谢;S·沙兰;D·马利克;R·L·赞克曼 -专利权人：英特尔公司
申请日： 2020-03-27 - 公布日： 2020-12-15 - 主分类号： H01L25/18 文献下载
摘要：本文公开了微电子组件、相关设备和方法。在一些实施例中，一种微电子组件，包括：衬底，其具有导电平面；以及桥接件，其具有在第一表面处的第一触点和在相对的第二表面处的第二触点，其中，桥接件嵌入衬底中并经由第一触点耦合到衬底中的导电平面；其中，桥接件经由第二触点耦合到第一管芯和第二管芯，并且其中，桥接件不包括硅衬底。
衬底双面嵌入式管芯互连

[发明专利]用于实现高速低损耗信号传递并减轻制造风险和成本的封装设计方案-CN202010215269.7在审
发明人：王立姜;谢建勇;A·萨因;X·姜;S·沙兰;K·艾京 -专利权人：英特尔公司
申请日： 2020-03-24 - 公布日： 2020-10-30 - 主分类号： H01L23/31 文献下载
摘要：本文公开的实施例包括电子封装以及形成这种封装的方法。在实施例中，电子封装包括嵌入在封装衬底中的第一迹线。在实施例中，第一迹线包括：第一区，其中第一区具有第一宽度；以及第二区，其中第二区具有小于第一宽度的第二宽度。
用于实现高速损耗信号传递减轻制造风险成本封装设计方案

[发明专利]用于内衬轮胎模具的刀槽花纹件以及相关的制造方法-CN201680073755.1有效
发明人： S·沙兰 -专利权人：米其林企业总公司
申请日： 2016-12-07 - 公布日： 2020-09-01 - 主分类号： B29D30/06 文献下载
摘要：用于轮胎模具的复合内衬元件包括第一和第二本体12、14，所述第一和第二本体12、14能够至少部分地模制轮胎胎面中的同一花纹并且各自限定外部模制表面12b、14b和相反的内部表面12a、14a。复合内衬元件还包括至少一个组装第一和第二本体的组装构件16。所述本体的内部表面12a、14由所述组装构件至少局部地保持在分离位置中，从而提供内部空间22。
用于内衬轮胎模具花纹以及相关制造方法

[发明专利]使用嵌入式桥管芯的水平间距转换-CN201780094488.0在审
发明人： S·沙兰;K·艾京;钱治国;Y·梅孔内恩;张志超;谢建勇 -专利权人：英特尔公司
申请日： 2017-09-29 - 公布日： 2020-04-21 - 主分类号： H01L25/065 文献下载
摘要：描述了连结各封装结构的方法/结构。这些方法/结构可以包括设置在衬底的表面上的管芯，其中，所述管芯包括多个高密度特征。互连桥嵌入衬底中，其中，互连桥可以包括设置在该互连桥的表面上的包括第一多个特征的第一区域，其中，所述第一多个特征包括第一间距。设置在互连桥的表面上的第二区域包括具有第二间距的第二多个特征，其中，所述第二间距大于所述第一间距。
使用嵌入式管芯水平间距转换

[发明专利]用于减小应力的圆化的金属迹线拐角-CN201680089660.9在审
发明人： D-W·金;A·贾殷;N·M·帕特尔;R·J·亨德里克斯;S·沙兰 -专利权人：英特尔公司
申请日： 2016-08-16 - 公布日： 2019-05-21 - 主分类号： H01L23/538 文献下载
摘要：公开了一种集成电路封装。该集成电路封装包括第一集成电路管芯和第二集成电路管芯。该集成电路封装还包括衬底，其中，所述第一集成电路管芯和所述第二集成电路管芯都连接到所述衬底。该衬底包括嵌入在所述衬底内的互连桥，其中，所述互连桥包括至少一个金属迹线部件，其中，所述金属迹线部件包括所述金属迹线部件的底部部分上的圆化的拐角。
集成电路管芯金属迹线衬底集成电路封装拐角互连桥圆化减小嵌入

[发明专利]用于IC封装的硅空间转变器-CN201410293670.7有效
发明人： D·马利克;R·L·赞克曼;S·沙兰 -专利权人：英特尔公司
申请日： 2014-06-26 - 公布日： 2018-05-01 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种用于IC封装的硅空间转变器。描述了一种包括至少第一集成电路(IC)和晶片制造的空间转变器(ST)的装置。所述IC包括底表面上的具有第一焊盘间距的接合焊盘。所述ST包括具有所述第一焊盘间距的接合焊盘的顶表面，并且所述第一IC的接合焊盘中的至少一部分与所述顶表面的接合焊盘接合。所述ST包括具有第二焊盘间距的接合焊盘的底表面、所述顶表面与所述底表面之间的至少一个电介质绝缘层、以及所述电介质层中的导电性互连，其被配置为提供所述顶表面的接合焊盘与所述底表面的接合焊盘之间的电连续性。
用于 ic 封装空间转变

[发明专利]多芯片封装和在其中提供管芯到管芯互连的方法-CN201080028083.5有效
发明人： H·布劳尼施;C-P·秋;A·阿列克索夫;H·欧;S·M·洛茨;J·M·斯旺;S·沙兰 -专利权人：英特尔公司
申请日： 2010-03-11 - 公布日： 2012-05-16 - 主分类号： H01L23/48 文献下载
摘要：一种多芯片封装包括：衬底(110)，衬底具有第一侧(111)、相对的第二侧(112)以及从第一侧向第二侧延伸的第三侧(213)；附着于衬底第一侧的第一管芯(120)以及附着于衬底第一侧的第二管芯(130)；以及与衬底第三侧相邻并附着于第一管芯和第二管芯的桥(140)。衬底的任何部分都不在桥下。桥生成了第一管芯和第二管芯之间的连接。或者，桥可以设置于衬底中的腔(615，915)中或衬底和管芯层(750)之间。桥可以构成有源管芯且可以利用引线键合(241，841，1141，1541)附着于衬底。
芯片封装其中提供管芯互连方法

[发明专利]划线期间的保护层-CN200480027179.4无效
发明人： S·沙兰;T·德邦尼斯 -专利权人：英特尔公司
申请日： 2004-09-29 - 公布日： 2006-11-01 - 主分类号： H01L21/304 文献下载
摘要：一种方法包括在电路基片表面上的多个暴露接触件上形成化学可溶涂层；沿着划线区将基片表面划线；以及在划线后，去除所述涂层的一部分。一种方法包括形成表面上包括多个暴露接触件的电路结构，所述暴露接触件的位置由多个划线道限定；形成包括暴露接触件上的化学可溶材料的涂层；沿着划线道对基片表面划线；以及在划线后去除该涂层。一种方法包括用化学可溶材料涂布包括多个暴露接触件的电路基片表面；沿着划线区将基片表面划线；去除涂层以及将划线区中的基片锯开。
划线期间保护层

1
共 13 条