“数据使能信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9812936个，建议您升级VIP下载更多相关专利

[实用新型]一种LED显示屏的驱动芯片和LED显示装置-CN201620680699.5有效
发明人： -专利权人：
申请日： 2016-06-30 - 公布日： 2017-01-11 - 主分类号： G09G3/32 文献下载
摘要：本实用新型提供的一种LED显示屏的驱动芯片包括分别与LED显示屏相连的数据输出端与多个回路端，驱动芯片还包括：输出寄存单元、移位寄存单元以及输出驱动单元；输出寄存单元的触发端接收触发信号；输出驱动单元的使能端接收使能信号；输出寄存单元根据触发信号向移位寄存单元发送数据信号，输出驱动单元根据使能信号将数据信号发送给LED显示屏进行显示，输出寄存单元在向移位寄存单元发送数据信号之后便可立即重新接收新的数据信号，进而在输出驱动单元将数据信号发送给LED显示屏进行显示的同时刷新输出寄存单元中的数据内容，以可提高驱动芯片的数据刷新率。
一种 led 显示屏驱动芯片显示装置

[发明专利]成盒测试电路以及液晶显示基板-CN201610649163.1有效
发明人：马亮;赵莽 -专利权人：武汉华星光电技术有限公司
申请日： 2016-08-09 - 公布日： 2019-04-16 - 主分类号： G02F1/133 文献下载
摘要：本发明揭露一种成盒测试电路以及液晶显示基板，在现有成盒测试电路的基础上，增加奇数数据测试焊盘和偶数数据测试焊盘与集成电路的连线；在成盒测试电路工作状态，使能信号测试焊盘通过成盒测试使能信号线输出恒压高电平信号，奇数、偶数数据测试焊盘分别通过奇数、偶数数据测试信号线输出数据信号；在集成电路工作状态，使能信号测试焊盘接收柔性印刷电路提供的恒压低电平信号，奇数、偶数数据测试焊盘分别接收集成电路提供的测试信号。本发明降低了奇数、偶数数据测试信号线为浮置状态所引起的成盒测试电路测试晶体管漏电流，改善面板的显示不均及因测试晶体管漏电引起的串扰及闪烁问题，并且能改善面板的显示效果，提高产品的竞争力。
测试电路以及液晶显示

[发明专利]一种双向FIFO及总线桥接系统-CN201510280560.1在审
发明人：陈岚;冯燕;张挺 -专利权人：中国科学院微电子研究所
申请日： 2015-05-27 - 公布日： 2017-01-04 - 主分类号： G06F5/06 文献下载
摘要：本发明提供了一种双向FIFO，包括：双端口随机存储器、第一套端口和第二套端口，其中，所述第一套端口包括第一时钟信号输入端、第一使能信号输入端、第一读写控制信号输入端、第一操作地址输入端、第一数据输入端以及第一数据输出端；所述第二套端口包括第二时钟信号输入端、第二使能信号输入端、第二读写控制信号输入端、第二操作地址输入端、第二数据输入端以及第二数据输出端；所述第一使能信号输入端、第一读写控制信号输入端、第二使能信号输入端以及第二读写控制信号输入端的输入信号为外部读写信号的组合逻辑输出信号
一种双向 fifo 总线系统

[发明专利]一种显示装置-CN202010548868.0有效
发明人：罗斯建;吴常志;许育民 -专利权人：厦门天马微电子有限公司
申请日： 2020-06-16 - 公布日： 2021-09-17 - 主分类号： G09G3/3208 文献下载
摘要：本发明提供一种显示装置，包括：多条扫描线；栅极驱动电路；时序控制器，接收数据使能信号，产生栅极控制信号；栅极控制信号包括起始信号、第一时钟信号和第二时钟信号；其中，每一帧包括有效周期以及垂直消隐周期，数据使能信号仅位于有效周期内；时序控制器在第N‑1帧的垂直消隐周期内产生起始信号的上升沿，且第N‑1帧的最后一个数据使能信号的下降沿与起始信号的上升沿之间的时间间隔T，T大于0且小于或者等于第一预设时间间隔，第一预设时间间隔小于垂直消隐周期的DDA0002541728280000011.JPG" imgContent="drawing" imgFormat="JPEG" orientation="portrait" inline="yes" />或者，时序控制器在第N帧的第一个数据使能信号内产生起始信号的上升沿以及下降沿本发明避免了产生异常的栅极控制信号的情况。
一种显示装置

[发明专利]一种寄存器堆的时序测试电路及芯片-CN202310686313.6在审
发明人：顾昌山;季金华;刘金陈;姬茹茹;李明珍;马亚奇 -专利权人：合芯科技有限公司;北京市合芯数字科技有限公司
申请日： 2023-06-09 - 公布日： 2023-09-15 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种寄存器堆的时序测试电路及芯片包括：使能控制模块基于测试使能信号与粗调选择信号生成对应的粗调控制信号，基于细调选择信号与测试使能信号生成两组细调控制信号；延迟链调节模块基于测试使能信号、粗调控制信号及第一组细调控制信号生成用于粗调的第一延迟时间信号，基于第二组细调控制信号生成用于细调的第二延迟时间信号；数据获取模块通过对比所述读数据信号与第二延迟时间信号的时序调节第二延迟时间信号，从而使寄存器堆中的数据被正常锁存。
一种寄存器时序测试电路芯片

[发明专利]存储器器件及其操作方法-CN202011050736.1在审
发明人：阿图尔·卡多奇;赛赫尔·普列特·辛格 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-29 - 公布日： 2021-03-30 - 主分类号： G11C11/41 文献下载
摘要：第一本地数据锁存器连接到本地位线并且具有配置为接收第一本地时钟信号的使能端。字线锁存器配置为锁存字线选择信号并且具有配置为接收第二本地时钟信号的使能端。第一全局数据锁存器，通过全局位线连接到第一本地数据锁存器，第一全局数据锁存器具有配置为接收全局时钟信号的使能端。全局地址锁存器连接到字线锁存器并且具有配置为接收全局时钟信号的使能端。存储体选择锁存器配置为锁存存储体选择信号并且具有配置为接收第二本地时钟信号的使能端。本发明的实施例还涉及用于操作存储器器件的方法。
存储器器件及其操作方法

[发明专利]用于降低单片直流电流的片上终接电路、方法及存储系统-CN200310116315.4无效
发明人：李祯培 -专利权人：三星电子株式会社
申请日： 2003-11-19 - 公布日： 2004-08-11 - 主分类号： G11C7/00 文献下载
摘要：提供最大限度减少单片直流电流消耗的ODT电路和方法及采用具有它们的存储器的存储系统，其中，ODT电路包括终接电压端口、数据I/O端口、第一终接电阻器、开关及终接使能信号产生电路。终接电压端口从稳压器或安装在存储器外的存储控制器接收终接电压；第一终接电阻器的一端连接到数据I/O端口；开关响应终接使能电压信号选择性地把终接电压端口连接到第一终接电阻器的另一端；终接使能信号产生电路在存储器写操作期间响应指示输入数据有效部分或当前周期不是读取周期的信号产生终接使能信号，还可响应来自模式寄存器组输出的信号产生终接使能信号；ODT电路可能包括第二终接电阻器，其一端连接到数据I/O端口而另一端连接到终接电压端口。
用于降低单片直流电流片上终接电路方法存储系统

[发明专利]数据选通脉冲时钟缓冲器、其控制方法及半导体装置-CN200910000562.5有效
发明人：朴希比 -专利权人：海力士半导体有限公司
申请日： 2009-01-15 - 公布日： 2009-08-19 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及数据选通脉冲时钟缓冲器、其控制方法及半导体装置。该数据选通脉冲时钟缓冲器包括：缓冲块，其配置成响应于缓冲器使能信号来缓冲外部数据选通脉冲时钟信号，以产生内部数据选通脉冲时钟信号；时序鉴别块，其配置成响应于突发开始信号及突发长度信号来鉴别内部数据选通脉冲时钟信号的切换时序，以产生时序鉴别信号；及使能控制块，其配置成响应于时序鉴别信号来产生缓冲器使能信号。
数据脉冲时钟缓冲器控制方法半导体装置

[发明专利]一种与绝对值编码器通信的方法-CN201611015792.5有效
发明人：王继超;冀国文;冀艳香;吴国赛;张凯旋;周义仁;卢东 -专利权人：威科达（东莞）智能控制有限公司
申请日： 2016-11-18 - 公布日： 2019-01-25 - 主分类号： G01D5/249 文献下载
摘要：本发明涉及工业控制中与绝对值编码器通信的领域,尤其涉及一种与绝对值编码器通信的方法，包括主控芯片生成使能模块、数据发送模块、数据接收模块、数据接收时钟模块和数据发送时钟模块；使能模块生成触发信号tx_int和数据收发使能信号en；数据发送模块生成数据发送时钟模块的使能信号bps_start2；数据发送时钟模块生成波特率为F的数据发送点clk_bps2；数据发送模块按照clk_bps2依次向绝对值编码器发送命令数据
绝对值编码器数据发送模块数据发送时钟模块使能信号使能通信发送时钟模块数据接收模块数据接收时钟触发信号发送命令工业控制生成数据数据收发硬件电路主控芯片波特率兼容性发送灵活

[发明专利]像素电路及驱动方法、显示面板、显示装置-CN202080002627.4有效
发明人：肖丽;郑皓亮;陈昊;玄明花;刘冬妮;韩承佑;陈亮;赵蛟;董学 -专利权人：京东方科技集团股份有限公司
申请日： 2020-11-03 - 公布日： 2023-08-11 - 主分类号： G09G3/32 文献下载
摘要：驱动电路(30)响应于扫描信号端(GATE)的扫描信号写入数据信号端(DATA)的数据信号，及响应于第一使能信号端(EM)的第一使能信号，根据第一电压端(V1)的第一电压和写入的数据信号生成驱动信号。第一控制电路(10)响应于第一控制信号端(Q1)的第一控制信号写入第一输入信号端(S1)的第一输入信号，响应于第一输入信号传输第三输入信号端(S3)的第三输入信号；或者第一控制电路(10)响应于第二控制信号端(Q2)的第二控制信号写入第二输入信号端(S2)的第二输入信号，响应于第二输入信号传输第二使能信号端(EM')的第二使能信号。第二控制电路(20)响应并接收第三输入信号和第二使能信号中的其中一者，将驱动信号传输至待驱动元件(L)，控制待驱动元件(L)的工作时长。
像素电路驱动方法显示面板显示装置

[实用新型]一种FIFO电路和数据处理系统-CN202220156588.X有效
发明人：吴志伟;谭永亮;浦香君;梅明 -专利权人：深圳云豹智能有限公司
申请日： 2022-01-20 - 公布日： 2022-06-07 - 主分类号： G06F5/06 文献下载
摘要：本申请提供一种FIFO电路和数据处理系统，该FIFO电路包括：第一读地址输入端、第三读地址输入端、第一写地址输入端、第一FIFO模块、第二FIFO模块及第一读使能信号生成模块，第一读使能信号生成第一读使能信号并输入给第一FIFO模块，第二FIFO模块的读地址信号输入端与第三读地址输入端连接，第二FIFO模块的读使能信号输入端与第一读使能信号生成模块的输出端连接。该FIFO电路将第一FIFO模块的读地址和读使能信号共享给第二FIFO模块，实现了跨时域FIFO模块输出数据同步，极大的减少了后端连线，且两个FIFO模块的宽度和深度都不需要改变，FIFO资源利用更加充分灵活
一种 fifo 电路数据处理系统

[发明专利]I2C通信驱动电路、微显示芯片和电子设备-CN202210929810.X有效
发明人：苏畅;孙雷 -专利权人：北京数字光芯集成电路设计有限公司
申请日： 2022-08-04 - 公布日： 2022-10-21 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种I2C通信驱动电路、微显示芯片和电子设备，其中，I2C通信驱动电路包括使能信号产生电路，用于检测I2C总线是否向从机器件发送通信数据，并生成相应的使能信号；时钟门控，其输入端连接所述微显示芯片的像素时钟信号，输出端与所述从机器件连接，所述时钟门控的控制端与所述使能信号产生电路的输出端连接；所述使能信号产生电路用于在未检测到所述I2C总线向所述从机器件发送通信数据时，所生成的使能信号使得所述时钟门控处于关闭状态，以使得所述时钟门控停止将所述像素时钟信号输入给所述从机器件。
i2c 通信驱动电路显示芯片电子设备

[发明专利]基于FPGA的低时延数据处理方法-CN202010777683.7在审
发明人：李云飞;王秋生;周建锋;周凯 -专利权人：山西银河电子设备厂
申请日： 2020-08-05 - 公布日： 2022-02-18 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种基于FPGA的低时延数据处理方法，其包括以下步骤：FPGA处理单元检测接收使能信号是否有效，当接收使能信号有效时向接收FIFO存储器中写入帧同步符SYN，并将数据写入接收FIFO存储器中；FPGA处理单元检测接收使能信号是否有效，当接收使能信号无效时向接收FIFO存储器中写入帧结束符END，记录为一帧；预先设定帧数阈值，当接收到的数据帧数达到所述帧数阈值时，数据处理单元读取接收FIFO存储期内的数据并进行处理，并将处理后的数据通过FPGA处理单元写入发送FIFO存储器。本发明提供的基于FPGA的低时延数据处理方法，软、硬件协同，流水分割，使用FPGA实现收/发分帧、定时发送、指令发送与软件数据并行处理，尽可能地提升了数据处理速度。
基于 fpga 低时延数据处理方法

[发明专利]显示设备和驱动该显示设备的方法-CN201610444829.X有效
发明人：朴修亨 -专利权人：三星显示有限公司
申请日： 2016-06-20 - 公布日： 2020-08-18 - 主分类号： G09G3/36 文献下载
摘要：一种显示设备包括：缓冲器，连接到显示面板的数据线；偏置模式验证单元，基于与数据线相对应的第n图像数据信号和第m图像数据信号(“m”是小于“n”的自然数)来产生偏置模式信号；数据选择单元，基于偏置模式信号来选择具有彼此不同的占空比的多个偏置使能信号中的一个；控制信号产生单元，基于由数据选择单元所选择的偏置使能信号来产生切换控制信号；以及偏置控制单元，在由切换控制信号定义的输出时段中向缓冲器施加具有彼此不同的电平的多个偏置控制信号中的至少一个。
显示设备驱动方法

[发明专利]一种待机使能信号的控制方法及装置-CN201810463204.7在审
发明人：王泽龙 -专利权人：广州势必可赢网络科技有限公司
申请日： 2018-05-15 - 公布日： 2018-10-12 - 主分类号： G06F1/26 文献下载
摘要：本发明公开了一种待机使能信号的控制方法，包括：当计算机芯片处于待机状态时，实时获取当前用户的语音数据；判断语音数据的语言内容是否包含预设的唤醒词；若是，则从语音数据中提取目标语音特征向量，并判断目标语音特征向量与预先存储的对象语音特征向量是否一致，当目标语音特征向量与对象语音特征向量一致时，输出待机去使能信号，以使计算机芯片进入正常工作状态；其中，对象语音特征向量与计算机芯片的合法用户相互对应。该方法通过用户语音数据控制待机使能信号，使控制过程方便快捷，提高了用户体验，且可确定用户身份，保障数据安全。本发明公开的待机使能信号的控制方法、装置、设备及可读存储介质，也同样具有上述技术效果。
特征向量待机使能信号计算机芯片对象语音目标语音语音数据可读存储介质用户语音数据正常工作状态保障数据待机状态合法用户技术效果控制过程实时获取使能信号用户身份用户体验语言内容预先存储待机预设唤醒输出安全