“时钟模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1951810个，建议您升级VIP下载更多相关专利

[发明专利]时钟模块-CN201611206012.5有效
发明人：德尼·卢达兹 -专利权人：劳力士有限公司
申请日： 2016-12-23 - 公布日： 2021-12-14 - 主分类号： G04B27/02 文献下载
摘要：一种时钟模块(100)，包括：可动部件(11)，其包括第一功能部(11a)和第二功能部(11b)以及心轴(15)；弹簧(13)；壳体(14)，其包括容纳部(140)；第一引导表面(14a、140a)，其位于容纳部
时钟模块

[实用新型]时钟发生电路、时钟发生器及通信总线系统-CN202022235015.X有效
发明人：高有平 -专利权人：深圳市圣诺科技有限公司
申请日： 2020-10-09 - 公布日： 2021-06-22 - 主分类号： H03L7/18 文献下载
摘要：本实用新型属于时钟发生器技术领域，公开了一种时钟发生电路、时钟发生器及通信总线系统，该时钟发生电路包括低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块及高速备用时钟模块，时钟监控模块接收低速时钟模块的低速时钟电信号并判断低速时钟模块是否中断，在低速时钟模块中断时，将系统时钟源切换至低速备用时钟模块；时钟监控模块接收高速时钟模块的高速时钟电信号并判断高速时钟模块是否中断，在高速时钟模块中断时，将系统时钟源切换至高速备用时钟模块。本实用新型中，通过设置不同类型的时钟模块提供多种时钟方式，由时钟监控模块来监控两个不同类型的时钟模块时钟源的状况，而且有独立的使能和中断控制设置。
时钟发生电路时钟发生器通信总线系统

[发明专利]一种时钟电路-CN202210095514.4在审
发明人：高宁;孙玉桥;华纯;黎余亮;齐红霞 -专利权人：华润微集成电路（无锡）有限公司
申请日： 2022-01-26 - 公布日： 2023-08-04 - 主分类号： G06F30/396 文献下载
摘要：本发明提供一种时钟电路，包括时钟源选择模块、系统时钟产生模块、外设时钟产生模块及跨时钟域同步模块；其中，时钟源选择模块用于根据最终选择控制信号从低频外部时钟、低频晶振时钟、高频外部时钟和高频晶振时钟中选出一时钟作为源时钟输出；系统时钟产生模块连接时钟源选择模块的输出端，用于对源时钟进行分频并产生系统时钟；外设时钟产生模块连接系统时钟产生模块的输出端，用于根据系统时钟产生外设时钟；跨时钟域同步模块连接于系统时钟产生模块和时钟源选择模块之间，用于根据初始选择控制信号产生最终选择控制信号并进行跨时钟域传输。通过本发明提供的时钟电路，解决了现有时钟电路存在时钟约束命令过多及时钟树庞杂低效的问题。
一种时钟电路

[发明专利]汽车时钟校准系统及校准方法-CN201010515114.1有效
发明人：罗如忠;赵红波;黄振 -专利权人：比亚迪股份有限公司
申请日： 2010-10-22 - 公布日： 2012-05-16 - 主分类号： G04G5/00 文献下载
摘要：本发明提供了一种汽车时钟校准系统，包括时钟信号产生模块、时钟处理模块以及时钟显示模块，所述时钟信号产生模块通过时钟处理模块与时钟显示模块相连，还包括射频信号接收模块，所述时钟处理模块包括补偿单元，所述射频信号接收模块通过时钟处理模块与时钟显示模块相连，所述射频信号接收模块用于接收射频信号的标准时钟信号，并经时钟处理模块处理后通过时钟显示模块显示；所述补偿单元根据接收射频信号模块的标准时钟信号和时钟信号产生模块产生的时钟信号的时间差，计算补偿值，并通过时钟处理模块对时钟信号产生模块产生的时钟信号进行补偿本发明通过采用上述技术方案，大大提高了汽车时钟的精度。
汽车时钟校准系统方法

[实用新型]时钟监控电路-CN201620512523.9有效
发明人：戴剑锋;何再生;邵要华 -专利权人：珠海市一微半导体有限公司
申请日： 2016-05-30 - 公布日： 2016-11-30 - 主分类号： G06F11/07 文献下载
摘要：本实用新型公开一种时钟监控电路，通过设置两个低频时钟源模块(一个是芯片内部的低频时钟模块，另外一个是外挂的低频时钟源模块)，利用双时钟源模块提供系统的时钟可靠性，同时系统本身具备由低频时钟源升频的高频时钟模块，高频时钟模块的输入时钟源可以是外部低频时钟或者内部低频时钟，此高频模块在输入的低频时钟源停止工作以后还可以通过模块本身的自激振荡维持比低频高两倍以上的时钟频率。当时钟监控模块监测到外部时钟模块出现异常或者是内部时钟低频模块出现异常时，时钟监控模块就会输出相应的标志位跟中断给时钟异常处理模块，时钟异常处理模块就会相应把高频输入模块的时钟源切换成另外一个低频时钟模块
时钟监控电路

[发明专利]一种多重冗余控制器的时钟同步控制系统及方法-CN201510122316.2有效
发明人：胡歙眉;杭哲;任秉乾;查汀;赵剑锋;施海庆 -专利权人：南京科远自动化集团股份有限公司
申请日： 2015-03-19 - 公布日： 2017-04-26 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种多重冗余控制器的时钟同步控制系统及方法，多重冗余系统包含至少两个相互独立的时钟同步系统。时钟同步系统包括处理器，时钟同步模块，时钟诊断模块和系统监测模块。处理器与所述时钟同步模块连接，时钟同步模块发送同步信号和时钟信号，并且接收来自其他时钟同步系统的同步信号。时钟诊断模块对本时钟同步系统和其他时钟同步系统的时钟信号进行诊断，然后发送相应的状态信号到时钟同步模块。系统监测模块与时钟同步模块和时钟诊断模块连接，并且对时钟同步模块和时钟诊断模块进行监测。时钟同步方法是时钟同步模块依据同步信号、状态信号和优先级信息完成逻辑判断，使所有时钟同步系统完成时钟同步。
一种多重冗余控制器时钟同步控制系统方法

[发明专利]一种片上时钟振荡器电路及振荡频率控制方法-CN202211512965.X有效
发明人：王建军;刘华;朱定飞;卢昌鹏 -专利权人：上海海栎创科技股份有限公司
申请日： 2022-11-30 - 公布日： 2023-03-17 - 主分类号： H03K3/012 文献下载
摘要：本发明揭示了一种片上时钟振荡器电路及振荡频率控制方法，包括参考阻抗模块、阻抗比较模块、时钟振荡核心模块、时钟信号分频模块、时钟信号处理模块和时钟等效阻抗模块；所述时钟信号分频模块与所述时钟振荡核心模块以及所述时钟信号处理模块相连；所述时钟信号处理模块与所述时钟等效阻抗模块相连；所述时钟等效阻抗模块与所述参考阻抗模块和所述阻抗比较模块相连；所述阻抗比较模块与所述时钟振荡核心模块相连。本发明通过时钟分频模块将时钟信号转化为低频时钟开关信号，大大降低了时钟信号处理电路和阻抗转换电路的功耗；此外，将频率转化为阻抗而非电流这一方法能够减少启动时刻时钟振荡电路的频率过冲，同时还能降低时钟振荡电路的功耗
一种时钟振荡器电路振荡频率控制方法

[发明专利]时钟监控电路及其方法-CN201610373841.6有效
发明人：戴剑锋;何再生;邵要华 -专利权人：珠海市一微半导体有限公司
申请日： 2016-05-30 - 公布日： 2023-04-07 - 主分类号： G06F11/07 文献下载
摘要：本发明公开一种时钟监控电路及相应的时钟监控方法，通过设置两个低频时钟源模块(一个是芯片内部的低频时钟模块，另外一个是外挂的低频时钟源模块)，利用双时钟源模块提供系统的时钟可靠性，同时系统本身具备由低频时钟源升频的高频时钟模块，高频时钟模块的输入时钟源可以是外部低频时钟或者内部低频时钟，此高频模块在输入的低频时钟源停止工作以后还可以通过模块本身的自激振荡维持比低频高两倍以上的时钟频率。当时钟监控模块监测到外部时钟模块出现异常或者是内部时钟低频模块出现异常时，时钟监控模块就会输出相应的标志位跟中断给时钟异常处理模块，时钟异常处理模块就会相应把高频输入模块的时钟源切换成另外一个低频时钟模块
时钟监控电路及其方法

[发明专利]一种芯片及其时间同步方法-CN202310330927.0在审
发明人：闯小明;马学韬;郑瀚寻;杨龚轶凡;李晨 -专利权人：苏州仰思坪半导体有限公司
申请日： 2023-03-30 - 公布日： 2023-06-23 - 主分类号： G06F30/3312 文献下载
摘要：本发明公开一种芯片及其时间同步方法，该芯片包括：成网格状通讯连接的多个时钟模块，每个时钟模块包括彼此连接的多个子时钟；每个子时钟设有寄存器，各寄存器用于从多个时钟模块中，配置其中一个为全局时钟模块，配置剩余为本地时钟模块；全局时钟模块基于外部时钟值更新全局时钟值，并传输至与其连接的各个本地时钟模块；本地时钟模块基于上一级时钟模块传输的时钟值更新自身时钟值，并传输至下一级时钟模块。本申请通过在每个子时钟内设置寄存器，可以动态配置全局时钟模块和本地时钟模块。
一种芯片及其时间同步方法

[发明专利]时钟校准电路、时钟校准方法及相关设备-CN202110974293.3在审
发明人：何军 -专利权人：维沃移动通信有限公司
申请日： 2021-08-24 - 公布日： 2021-11-12 - 主分类号： G06F1/12 文献下载
摘要：本申请公开了一种时钟校准电路、时钟校准方法及相关设备，该时钟校准电路包括实时时钟模块、振荡模块、时钟萃取模块、通信模块和控制模块，所述时钟萃取模块的第一端与所述通信模块电连接，所述控制模块分别与所述时钟萃取模块的第二端、所述振荡模块以及所述实时时钟模块电连接，且所述振荡模块还与所述实时时钟模块电连接；其中，所述时钟萃取模块用于获取所述通信模块的第一时钟信号，且在所述第一时钟信号的时钟频率与所述振荡模块对应的第二时钟信号的时钟频率的误差超出预设范围的情况下，所述控制模块基于所述第一时钟信号校准所述第二时钟信号，并基于校准后的所述第二时钟信号对所述实时时钟模块进行更新。
时钟校准电路方法相关设备

[发明专利]一种分布式系统及其时钟同步切换装置-CN202010247832.9有效
发明人：王征;汪建生;张潇;杜天昊;薄伟国;王志涛 -专利权人：北京淳中科技股份有限公司
申请日： 2020-03-31 - 公布日： 2022-05-17 - 主分类号： H04N5/262 文献下载
摘要：本发明提供了一种分布式系统及其时钟同步切换装置，涉及时钟同步的技术领域，包括：网络模块，时钟恢复模块，时钟切换模块，信号处理模块和本地时钟模块；本地时钟模块用于生成第一本地时钟和第二本地时钟；网络模块用于获取网络数据，并将网络数据发送给时钟恢复模块；时钟恢复模块，用于在网络数据为正常情况下，根据网络数据将第一本地时钟倍频所产生的时钟恢复为同步时钟，并将同步时钟发送给时钟切换模块；时钟切换模块用于对第二本地时钟和同步时钟进行切换，并将输出的时钟发送给信号处理模块；信号处理模块，用于根据时钟切换模块输出的时钟对所收到的数据进行处理和输出控制，解决了分布式视频拼接器中的时钟不同步问题。
一种分布式系统及其时钟同步切换装置

[发明专利]一种多节点服务器冗余同源时钟系统及时钟选择方法-CN201810076185.2有效
发明人：姜云轩 -专利权人：郑州云海信息技术有限公司
申请日： 2018-01-26 - 公布日： 2019-09-27 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种多节点服务器冗余同源时钟系统，至少包括一组两节点模块：第一子节点模块和第二子节点模块，所述第一子节点模块包括第一计算模块、时钟模块0和时钟模块1；所述第二子节点模块包括第二计算模块、时钟模块2和时钟模块3；所述时钟模块0与时钟模块2连接后分别与第一计算模块的时钟输入端和第二计算模块的时钟输入端连接；所述时钟模块1与时钟模块3连接分别与第一计算模块的时钟输入端和第二计算模块的时钟输入端连接。还公开了一种冗余同源时钟选择方法。通过该设计方案，可以为整机系统提供冗余时钟和同源时钟，确保系统时钟的稳定性和可靠性。
时钟模块计算模块时钟输入端子节点模块同源时钟冗余多节点服务器确保系统冗余时钟整机系统源时钟两节

[发明专利]逆变器并机工频同步电路和多逆变器并机的工频同步方法-CN201911416338.4有效
发明人：林正为 -专利权人：东莞龙升电子有限公司
申请日： 2019-12-31 - 公布日： 2023-04-25 - 主分类号： H02M7/493 文献下载
摘要：本发明揭示了一种逆变器并机工频同步电路和多逆变器并机的工频同步方法，所述电路包括：DSP模块、状态输出模块、状态输入模块、时钟输出模块、时钟输入模块和时钟同步总线；其中，所述时钟同步总线包括状态总线和时钟总线；所述DSP模块状态输出引脚、状态输入引脚分别通过状态输出模块、状态输入模块连接状态总线；所述DSP模块时钟输出引脚、时钟输入引脚分别通过时钟输出模块、时钟输入模块连接时钟总线；所述DSP模块通过状态输入模块检测状态总线上是否有低电平信号；若有，则判定有主机，并通过时钟输入模块检测时钟总线上主机的时钟信号，通过DSP模块将逆变器输出的时钟信号调节至与时钟总线上的时钟信号一致，并通过时钟输出模块输出至时钟总线。
逆变器机工同步电路方法

[发明专利]保持时钟的时钟设备及方法-CN201410837161.6有效
发明人：赵亮 -专利权人：中兴通讯股份有限公司
申请日： 2014-12-26 - 公布日： 2019-06-21 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种保持时钟的时钟设备，所述时钟设备包括：时钟接口模块及时钟处理模块，其中，所述时钟接口模块，用于监测接收的时钟链路信号，当判断所述时钟链路信号异常时，关闭所述时钟接口模块的时钟输出；所述时钟处理模块，用于当检测到所述时钟接口模块的时钟输出处于关闭状态时，进入时钟保持状态，输出系统时钟。本发明还公开了一种时钟设备的时钟保持方法。本发明最大限度的缩短了从时钟接口模块检测到时钟链路信号异常到时钟处理模块进入时钟保持状态的时间，从而大大减少了时钟处理模块输出系统时钟的频率跳变，并控制在1ppb以内，以满足时钟设备应具备的保持性能。
保持时钟设备方法

[发明专利]一种数据采样方法和芯片-CN201611239614.0有效
发明人：张亚国 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2016-12-28 - 公布日： 2020-10-02 - 主分类号： G06F1/04 文献下载
摘要：本发明实施例公开了一种芯片，包括控制器、与控制器连接的SPI，控制器包括：时钟产生模块、输入输出模块、配置获取模块、时钟延时模块和采样模块。时钟产生模块获取当前时钟信号，根据当前时钟信号生成输出时钟信号，输出输出时钟信号至输入输出模块；输入输出模块将输出时钟信号由SPI输出至SPI Flash颗粒，将输出时钟信号输出至时钟延时模块；配置获取模块获取配置参数和延时使能信号，将配置参数和延时使能信号输出至时钟延时模块；时钟延时模块根据延时使能信号、输出时钟信号和配置参数，生成采样时钟信号，将采样时钟信号输出至采样模块；采样模块由SPI接收SPI数据，由采样时钟信号对SPI
一种数据采样方法芯片

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条