“数据使能信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9812936个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201911114663.5在审
发明人：金雄来 -专利权人：爱思开海力士有限公司
申请日： 2019-11-14 - 公布日： 2020-10-23 - 主分类号： G11C7/22 文献下载
摘要：该半导体器件包括模式控制电路、写入控制电路和内部数据发生电路。模式控制电路根据芯片选择信号的逻辑电平组合来激活形式输入模式，并且被配置为激活命令/地址信号以从命令/地址信号来产生操作设置信号。模式控制电路在形式输入模式被激活之后的写入模式中，根据芯片选择信号和命令/地址信号的逻辑电平组合来产生模式控制信号，其通过操作设置信号而被使能。写入控制电路产生写入使能信号，其根据模式控制信号的逻辑电平而被使能。内部数据发生电路根据写入使能信号来产生要被储存到核心电路中的内部数据。
半导体器件

[发明专利]一种处理判决反馈均衡器的非连续数据传输的装置和方法-CN202110727779.7在审
发明人：林舜杰;黄弘进 -专利权人：马来西亚瑞天芯私人有限公司
申请日： 2021-06-29 - 公布日： 2022-09-27 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及一种用于处理存储器子系统中的判决反馈均衡器的非连续数据传输的装置和方法。该装置包括：多个传输结束检测触发器，配置成对读取数据使能信号进行采样；标志触发器；第一逻辑电路，配置成响应于传输结束检测触发器和标志触发器而产生加载使能信号；第二逻辑电路，配置成响应于传输结束检测触发器、标志触发器和读取数据使能信号而产生加载数据；多个先进先出缓冲器，配置成接收加载使能信号和加载数据并根据数据选通卸载加载数据作为传输结束指示符；以及多个旁路触发器，配置成响应于传输结束指示符而产生旁路信号此外，旁路信号和传输结束指示符判决空闲数据或触发器数据作为输出数据。此外，输出数据与判决反馈均衡器中的系数相乘。
一种处理判决反馈均衡器连续数据传输装置方法

[发明专利]产生读使能信号的方法以及采用该方法的存储系统-CN200910054716.9有效
发明人：山岗;吴雷 -专利权人：澜起科技(上海)有限公司
申请日： 2009-07-13 - 公布日： 2011-01-26 - 主分类号： G11C7/22 文献下载
摘要：一种产生读使能信号的方法以及采用该方法的存储系统。读使能信号用于在存储系统中控制读取一对选通信号以及与其对应的数据信号。该方法包括以下步骤：检测所述选通信号是否均为高电位或者均为低电位；以及如果检测到所述选通信号均为高电位或者均为低电位，则产生所述读使能信号。由于是利用选通信号产生读使能信号，因此可将延迟锁定环路关闭，进而可降低存储系统的功耗。另外，由于读使能信号是利用选通信号产生，因此可保证其与选通信号的某一点对齐，从而可提高选通信号及数据信号的传送精度。
产生读使能信号方法以及采用存储系统

[发明专利]芯片、芯片测试方法及电子设备-CN201980039412.7有效
发明人：王毓千;姚水音;梁洪昌;唐志敏 -专利权人：成都海光集成电路设计有限公司
申请日： 2019-12-30 - 公布日： 2023-09-15 - 主分类号： G01R31/28 文献下载
摘要：芯片包括：组合逻辑和数据路径选通电门；数据路径选通电门包括第一输入端和输出端，其中数据路径选通电门的第一输入端检测测试使能信号，数据路径选通电门的输出端连接至组合逻辑；测试使能信号用于切换芯片的测试模式；数据路径选通电门配置为在检测的测试使能信号指示的当前测试模式与组合逻辑的数据路径功能不相关时，向组合逻辑输出数据路径选通控制信号；以及组合逻辑配置为在接收数据路径选通控制信号后，关闭数据路径功能，以关闭数据路径切换
芯片测试方法电子设备

[发明专利]先入先出数据缓存的方法及全满空间访问先入先出存储器-CN200510083155.7无效
发明人：杨柱;刘健 -专利权人：北京中星微电子有限公司
申请日： 2005-07-13 - 公布日： 2006-02-08 - 主分类号： G11C7/00 文献下载
摘要：本发明涉及一种先入先出数据缓存的方法以及一种全满空间访问先入先出存储器，其采用两个m+1位计数器，且使计数器的低m位连接到双口存储器的地址总线；通过比较两个m+1位读/写计数器的m+1位输出分别产生写、读使能信号，当写使能信号无效时全部空间都存储了有效信号，当读使能信号无效时，全部存储空间中的有效数据都被读出，从而充分利用双口存储器的存储空间，克服了现有技术中写使能信号无效时全部空间不能全部都存储有效数据、读使能信号无效时存储于存储空间中的所有有效数据不能全部读出的缺陷。
先入先出数据缓存方法空间访问存储器

[发明专利]控制装置与显示装置-CN202111541842.4在审
发明人：郭盟煌 -专利权人：新唐科技股份有限公司
申请日： 2021-12-16 - 公布日： 2022-07-01 - 主分类号： G09G3/20 文献下载
摘要：控制模块的第一接脚提供控制信号。控制模块的第二接脚提供时钟信号。控制模块的第三接脚提供数据信号，且数据信号包括显示数据与配置设定数据。控制模块的第四接脚提供垂直同步信号。在垂直同步信号的使能期间，控制模块提供第一准位的控制信号、时钟信号与包括配置设定数据的数据信号给显示装置，使显示模块依据控制信号、时钟信号与配置设定数据进行配置设定。在垂直同步信号的禁能期间，控制模块提供第二准位的控制信号、时钟信号与包括显示数据的数据信号给显示装置，使显示模块依据控制信号、时钟信号与显示数据进行正常显示。
控制装置显示装置

[发明专利]像素驱动电路、像素驱动方法、显示面板及显示装置-CN201980001597.2有效
发明人：玄明花;陈小川;刘冬妮 -专利权人：京东方科技集团股份有限公司
申请日： 2019-09-03 - 公布日： 2023-07-21 - 主分类号： G09G3/32 文献下载
摘要：一种像素驱动电路(100)，包括：驱动信号控制子电路(1)和驱动时长控制子电路(2)。其中，驱动信号控制子电路(1)与第一扫描信号端(GATE1)、第一数据信号端(DATA1)、第一电压信号端(VDD)、使能信号端(EM)及驱动时长控制子电路(2)电连接，被配置为在第一扫描信号端(GATE1)和使能信号端(EM)的控制下，向驱动时长控制子电路(2)提供驱动信号；驱动信号与在第一数据信号端(DATA1)处接收的第一数据信号和在第一电压信号端(VDD)处接收的第一电压信号有关。驱动时长控制子电路(2)还与第二扫描信号端(GATE2)、第二数据信号端(DATA2)、使能信号端(EM)及待驱动元件(3)电连接，被配置为在第二扫描信号端(GATE2)和使能信号端(EM)的控制下，将驱动信号传输至待驱动元件(3)；驱动信号传输至待驱动元件(3)的时长与在第二数据信号端(DATA2)处接收的第二数据信号有关。
像素驱动电路方法显示面板显示装置

[发明专利]一种基带信号处理方法及装置-CN201910568477.2有效
发明人：杨晓宇;张序琦 -专利权人：北京润科通用技术有限公司
申请日： 2019-06-27 - 公布日： 2022-03-25 - 主分类号： H04L25/03 文献下载
摘要：本发明提供了一种基带信号处理方法及装置，发送端首先生成变速率采样使能时钟，然后根据变速率采样率使能时钟对第一基带信号进行插值，最后利用多级级联平均滤波器对插值得到的第一数据序列进行多级级联滑动平均滤波，滤波后得到的数据序列作为最终的上采样信号发送往接收端设备，接收端利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，生成与发送端相同的变速率采样使能时钟，根据变速率采样使能时钟从滤波后得到的第二数据序列中抽取数据，抽取得到的数据序列作为最终的下采样信号。本发明可根据变速率采样使能时钟实现变速率采样，并可通过多级级联滑动平均滤波有效抑制上采样时信号的带外辐射和下采样时信号的频谱混叠。
一种基带信号处理方法装置

[发明专利]一种自动收发控制RS485通信电路-CN201210365328.4有效
发明人：方晓云;廖松荣 -专利权人：广东易事特电源股份有限公司
申请日： 2012-09-27 - 公布日： 2013-01-09 - 主分类号： H04B3/30 文献下载
摘要：包括通信芯片RS485，所述通信芯片RS48的所述数据输出端R0的使能端/RE和所述通信芯片RS48的数据输入端DI的使能端DE与收发控制信号端E连接，所述使能端/RE与使能端DE之间连接有使使能端/RE的跳变信号延迟与使能端DE的跳变信号的下降沿延时电路，有效避免了通信芯片RS485从发送状态转为接收状态时由于数据传输存在延时导致通信芯片RS485会接收到一小段待发送数据，产生一段干扰信号。同时效果明显，不受数据频率影响。
一种自动收发控制 rs485 通信电路

[实用新型]一种自动收发控制RS485通信电路-CN201220498356.9有效
发明人：方晓云;廖松荣 -专利权人：广东易事特电源股份有限公司
申请日： 2012-09-27 - 公布日： 2013-03-20 - 主分类号： H04B3/30 文献下载
摘要：包括通信芯片RS485，所述通信芯片RS48的所述数据输出端R0的使能端/RE和所述通信芯片RS48的数据输入端DI的使能端DE与收发控制信号端E连接，所述使能端/RE与使能端DE之间连接有使使能端/RE的跳变信号延迟与使能端DE的跳变信号的下降沿延时电路，有效避免了通信芯片RS485从发送状态转为接收状态时由于数据传输存在延时导致通信芯片RS485会接收到一小段待发送数据，产生一段干扰信号。同时效果明显，不受数据频率影响。
一种自动收发控制 rs485 通信电路

[发明专利]阵列基板检测信号分配装置和检测设备-CN201010033681.3有效
发明人：李国烈 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2010-01-04 - 公布日： 2011-07-06 - 主分类号： G02F1/13 文献下载
摘要：本发明涉及一种阵列基板检测信号分配装置和检测设备，该阵列基板检测信号分配装置包括至少两个MUX和向MUX依次分配使能信号的DMUX，其中，每个MUX的输入端包括数据信号输入端、扫描信号输入端和使能信号输入端；每个MUX的输出端包括数据信号输出端、扫描信号输出端和使能信号输出端；通过短路配线，一个MUX的使能信号输出端与至少另一个MUX的使能端相连。本发明的阵列基板检测设备包括上述阵列基板检测信号分配装置。通过本发明，使多个MUX在进行ESS检测时依次提供检测信号，而在进行光电检测时同时提供检测信号，因此提高阵列基板检测效率，提高ESS检测的准确性。
阵列检测信号分配装置设备

[发明专利]一种适用于FPGA的可编程脉冲产生装置、电路及方法-CN202010046419.6有效
发明人：卫博;高丽江 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2020-01-16 - 公布日： 2021-03-30 - 主分类号： G05B19/042 文献下载
摘要：装置包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器；在两端口同时对同一存储单元进行读写时，在写之前读，先在时钟信号单元的上升沿处将新数据采入，在内部写使能脉冲单元之前的下降沿处，将存储器内部数据单元的数据存入中间寄存器，在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；在写后再读，在内部写使能脉冲单元后的上升沿处，读出数据。
一种适用于 fpga 可编程脉冲产生装置电路方法

[发明专利]显示面板驱动器、显示设备、以及显示面板驱动方法-CN201010221357.4无效
发明人：奥谷保 -专利权人：瑞萨电子株式会社
申请日： 2010-06-30 - 公布日： 2011-01-19 - 主分类号： G09G3/20 文献下载
摘要：显示面板驱动器包括：锁存块，该锁存块被构造为响应于外部提供的锁存使能信号的断言来锁存与图像相对应的驱动数据信号，并且输出被锁存的驱动数据信号作为第一锁存数据信号；输出控制块，该输出控制块被构造为响应于锁存使能信号来延迟第一锁存数据信号，以生成第二锁存数据信号；以及驱动电路部件，该驱动电路部件被构造为响应于第二锁存数据信号来驱动被设置在显示面板中的布线。从输出控制块输出的第二锁存数据信号的上升定时和下降定时中的一个定时相对于另一个定时被延迟。响应于锁存使能信号中的否定确定所述一个定时，并且与锁存使能信号的否定无关地确定所述另一个定时。
显示面板驱动器设备以及驱动方法

[发明专利]半导体存储装置-CN201510087358.7在审
发明人：金载镒 -专利权人：爱思开海力士有限公司
申请日： 2015-02-25 - 公布日： 2015-11-25 - 主分类号： G06F13/16 文献下载
摘要：一种半导体存储装置可以包括：数据转换控制块，配置成响应于训练控制信号而控制使能的管道输入控制信号的数量和使能的管道输出控制信号的数量。半导体存储装置还可以包括数据转换块，配置成响应于所述管道输入控制信号和所述管道输出控制信号而接收并行数据且输出串行数据。
半导体存储装置

[发明专利]一种数据时钟恢复的方法及系统-CN200910157640.2有效
发明人：王通 -专利权人：中兴通讯股份有限公司
申请日： 2009-07-21 - 公布日： 2011-02-02 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种数据时钟恢复的方法，包括：将客户层数据有效指示信号作为时隙缺口均匀化先入先出FIFO寄存器的写使能信号；并产生时隙缺口均匀化FIFO寄存器的读使能信号；按照写使能信号和读使能信号，对时隙缺口均匀化FIFO寄存器进行读写操作时，采样读、写指针的地址之差，根据该地址之差判断是否需要对读使能信号的缺口时隙进行调整，若需要，则对读使能信号的缺口时隙进行调整，使时隙缺口均匀化FIFO寄存器的读、写指针的地址之差的采样值在阈值范围之内；对读使能信号计数分频，生成参考时钟，将参考时钟恢复为客户层时钟信号。
一种数据时钟恢复方法系统