“数据使能信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9812936个，建议您升级VIP下载更多相关专利

[发明专利]数据多播电路、方法、电子设备及计算机可读存储介质-CN202010787623.3有效
发明人：请求不公布姓名 -专利权人：北京希姆计算科技有限公司
申请日： 2020-08-07 - 公布日： 2023-05-12 - 主分类号： H04L12/18 文献下载
摘要：本公开实施例公开了一种数据多播电路、方法以及芯片。其中该数据多播电路对应于第一处理核，包括：多播使能信号产生电路，用于根据原始多播信息和所述第一处理核的核标识产生多播使能信号；其中所述原始多播信息用于标识参与数据多播的所有处理核；收发控制电路，用于根据所述多播使能信号生成多播数据包；其中所述多播数据包中包括多播数据以及第一多播信息；其中所述第一多播信息用于标识所述所有处理核中尚未参与所述数据多播的各个处理核。上述数据多播电路通过多播使能信号产生电路以及收发控制电路，使得处理核根据多播信息接力转发多播数据，解决了现有技术中在多个处理核之间多播数据时所带来的硬件线路复杂、多播控制不灵活的技术问题。
数据电路方法电子设备计算机可读存储介质

[发明专利]一种面向嵌入式处理器的USART外设-CN202211669422.9在审
发明人：邓明翥;刘苍;朱亚琦 -专利权人：卢米微电子（南京）有限公司
申请日： 2022-12-24 - 公布日： 2023-05-02 - 主分类号： G06F13/42 文献下载
摘要：一种面向嵌入式处理器的USART外设，具体包括：串行数据发送模块、串行数据接收模块、寄存器组模块、波特率发生模块、APB总线数据传输模块、接收使能控制模块。串行数据发送模块用以接收发送数据，并将数据串行发送到外部；串行数据接收模块用以接收外部的串行输入数据，并将接收到的数据并行同步；寄存器组模块用以根据发送或接收的状态生成状态标志信号，同时写入控制信号到相应的寄存器内；波特率发生模块用以生成发送和接收的波特时钟信号；APB总线数据传输模块用以传输来自内部的数据信号和来自APB总线的数据和时钟信号；接收使能控制模块用以使能外设接收功能，传入的接收使能有效时，可正常执行接收功能
一种面向嵌入式处理器 usart 外设

[发明专利]半导体器件和包括其的半导体系统-CN201910710877.2有效
发明人：金民吾 -专利权人：爱思开海力士有限公司
申请日： 2019-08-02 - 公布日： 2023-09-22 - 主分类号： G11C7/22 文献下载
摘要：第一半导体器件输出芯片选择信号、命令信号和数据。当芯片选择信号被使能并且根据所述命令信号的逻辑电平组合来执行写入操作时，第二半导体器件从所述数据产生内部数据，储存内部数据，以及储存所述数据作为模式数据。此外，当芯片选择信号被使能并且根据命令信号的逻辑电平组合来执行写入复制操作时，第二半导体器件在不接收所述数据的情况下，从模式数据产生内部数据以及储存内部数据。
半导体器件包括半导体系统

[发明专利]一种动态自适应提高显示频率的方法-CN201010287711.3有效
发明人：商松 -专利权人：深圳市中庆微科技开发有限公司
申请日： 2010-09-20 - 公布日： 2011-01-19 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种动态自适应提高显示频率的方法，其包括以下步骤：将最高位不为一的待显示数据左移C位作为修改后显示数据进行显示，使修改后显示数据的最高位为一，并设置其输出使能信号时间为原显示数据对应输出使能信号完整时间的通过利用输出使能信号，由于OE使能信号的不完整时间作用使得有效输出信号被打断，增加了2的N次幂分倍数的显示输出次数，从而增加了刷新频率，提升了显示质量，并且避免了亮度的过大损失。
一种动态自适应提高显示频率方法

[发明专利]时钟数据恢复电路、显示装置及其驱动方法-CN202110211616.3在审
发明人：片奇铉;朴喜淑 -专利权人：三星显示有限公司
申请日： 2021-02-25 - 公布日： 2021-11-19 - 主分类号： G09G3/20 文献下载
摘要：本发明涉及一种时钟数据恢复电路、显示装置及驱动方法。时钟数据恢复电路包括：锁相环电路，基于输入数据生成多相位时钟信号，并且包括能够以多个速率进行操作并在初始区间以作为多个速率中的预定的一个速率的初始速率进行操作的多速率相位检测器；锁定检测器，检测锁相环电路的锁定状态而生成锁定使能信号；死区校准电路，响应于锁定使能信号而确定多个速率中与输入数据的数据速率对应的最终速率；以及数字块，控制多速率相位检测器以最终速率进行操作，生成校准使能信号，死区校准电路响应于校准使能信号而判断多相位时钟信号是否在死区内被锁定，并且在多相位时钟信号在死区内被锁定的情况下，变更多相位时钟信号的相位。
时钟数据恢复电路显示装置及其驱动方法

[发明专利]一种电子硬盘及电子设备-CN200710075999.6有效
发明人：黄杰;王磊 -专利权人：深圳市研祥智能科技股份有限公司
申请日： 2007-07-09 - 公布日： 2009-01-14 - 主分类号： G11C7/10 文献下载
摘要：本发明适用于存储设备领域，提供了一种电子硬盘，所述电子硬盘包括：主控芯片，用于接收数据自毁命令，根据所述数据自毁命令输出脉冲使能信号；信号转换装置，用于将所述脉冲使能信号转换成数据自毁触发信号，并输出所述数据自毁触发信号；闪存阵列，用于存储数据；以及高电压控制器，分别与所述闪存阵列及所述信号转换装置相连，用于检测到所述数据自毁触发信号时，将高电压作用于所述闪存阵列，使所述闪存阵列烧毁。在本发明的实施例中，通过使用一高电压控制器，并利用主控芯片控制该高电压控制器，从而可利用高电压作用于Flash，使Flash烧毁Flash，从而可以迅速销毁存储在Flash中的数据。
一种电子硬盘电子设备

[发明专利]一种GOA电路及显示装置-CN201880096064.2在审
发明人：管曦萌 -专利权人：深圳市柔宇科技股份有限公司
申请日： 2018-10-10 - 公布日： 2021-04-23 - 主分类号： G09G3/36 文献下载
摘要：一种GOA电路及显示装置，GOA电路包括多个相互独立的GOA单元(10)，每一个GOA单元(10)包括一个使能模块(11)以及与使能模块(11)对应设置的驱动模块(12)；使能模块(11)包括用于接收行地址信号的行地址信号的输入端，以及用于根据行地址信号输出使能信号的使能信号输出端；驱动模块(12)包括与使能模块(11)的使能信号输出端连接、用于接收使能信号输出端输出的使能信号的使能信号输入端，以及用于根据使能信号输出驱动信号的驱动信号输出端，驱动信号输出端连接与驱动模块(12)对应设置的行的栅线，以将驱动信号发送至对应行的栅线，选通对应行。支持随机寻址，允许数据不按照行的顺序写入屏幕，后级触发不依赖于前级的触发，产品良率高，功耗低，适合于高分辨率、大尺寸屏幕。
一种 goa 电路显示装置

[发明专利]一种计算机-CN201410451982.6在审
发明人：林于翔 -专利权人：深圳市同盛绿色科技有限公司
申请日： 2014-09-05 - 公布日： 2016-04-06 - 主分类号： G06F21/62 文献下载
摘要：本发明公开了一种计算机，包括：处理器设有：第一读使能端，用于在处理器控制下发出读使能信号；第一写使能端，用于在处理器控制下发出写使能信号；存储器设有：第二读使能端，与第一读使能端连接，用于接收读使能信号；第二写使能端与第一写使能端连接，用于接收写使能信号；第一手动开关设置在第一读使能端与第二读使能端之间，第一手动开关经人工控制使第一读使能端与第二读使能端之间连接或断开；第二手动开关设置在第一写使能端与第二写使能端之间，第二手动开关经人工控制使第一写使能端与第二写使能端之间连接或断开。通过上述方式，本发明能够有效防止存储器数据被非法修改，保证数据存储的安全性。
一种计算机

[实用新型]一种计算机-CN201420511944.0有效
发明人：林于翔 -专利权人：深圳市同盛绿色科技有限公司
申请日： 2014-09-05 - 公布日： 2015-03-04 - 主分类号： G06F21/62 文献下载
摘要：本实用新型公开了一种计算机，包括：处理器设有：第一读使能端，用于在处理器控制下发出读使能信号；第一写使能端，用于在处理器控制下发出写使能信号；存储器设有：第二读使能端，与第一读使能端连接，用于接收读使能信号；第二写使能端与第一写使能端连接，用于接收写使能信号；第一手动开关设置在第一读使能端与第二读使能端之间，第一手动开关经人工控制使第一读使能端与第二读使能端之间连接或断开；第二手动开关设置在第一写使能端与第二写使能端之间，第二手动开关经人工控制使第一写使能端与第二写使能端之间连接或断开。通过上述方式，本实用新型能够有效防止存储器数据被非法修改，保证数据存储的安全性。
一种计算机

[发明专利]基于FPGA的步进频率像拼接的实现方法-CN201210101274.0有效
发明人：曹运合;张伦;刘峥;樊友友;谢荣;陈天 -专利权人：西安电子科技大学
申请日： 2012-04-09 - 公布日： 2012-07-25 - 主分类号： G01S13/89 文献下载
摘要：本发明公开了一种基于FPGA的步进频率像拼接实现方法，主要解决现有技术硬件结构复杂，功耗高，程序可移植性低的问题，其实现过程是：1)对采样数据按脉冲顺序重排，再对数据进行IFFT处理并求模；2)产生操作使能信号，模块控制信号，数据有效信号和延迟后的模块控制信号；3)删除求模结果中的无效区数据，利用数据有效信号和延迟后的模块控制信号对修改后的求模结果按距离顺序重排；4)产生局部控制信号并利用局部控制信号和操作使能信号提取出重排数据，放入FPGA存储器，与存储器已有点迹数据比较，得到最终点迹拼接结果。本发明可用于在FPGA中步进频率模式下的像拼接，使信号处理机达到小型化，低功耗和模块化的设计要求。
基于 fpga 步进频率拼接实现方法

[发明专利]时钟再生用信号生成方法以及时钟再生电路-CN200980120096.2有效
发明人：远藤靖行;武井和人;三浦克吉;二阶堂忠信;木坂由明 -专利权人： NTT电子股份有限公司
申请日： 2009-04-22 - 公布日： 2011-05-04 - 主分类号： H04J3/07 文献下载
摘要：本发明由于即使在使能期间的1个周期的生成期间中插入了多个特定数据时，也可以消除使能期间的输出周期的偏差，所以其目的在于减少在再生时钟信号CK中产生的抖动。如(a)所示，在生成交替生成N个时钟数量的客户数据相对M个时钟数量的行数据的比例(N/M)的使能期间(EN)和禁止期间(D1～D4)而成的时钟再生用信号(ED)时，如(b)中的符号m0所示，以行数据中的填充脉冲检测为契机，如(c)所示，参照附加到时钟再生用信号(ED)上的相位信息，使禁止期间(D2)的相位前进与使能期间之间的禁止期间(例如1个时钟数量的期间)相当的相位量，生成时钟再生用信号(ED)。
时钟再生信号生成方法以及电路

[发明专利]数据写入电路、数据写入方法存储器-CN202210203725.5在审
发明人：武贤君;尚为兵 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-03 - 公布日： 2023-09-12 - 主分类号： G11C11/4063 文献下载
摘要：本公开涉及半导体电路设计领域，特别涉及一种数据写入电路、数据写入方法存储器，包括：延时生成模块，基于初始抓取信号和每一存储区域的数据传输延迟，生成每一存储区域的子抓取信号，并基于所有子抓取信号生成抓取使能信号；每一存储区域的接收到全局数据线传输的数据的时间和接收到列选择信号的时间之间的时间间距满足预设范围；读写控制模块基于抓取使能信号，将数据总线上的数据写入全局数据线；全局数据线基于列选择信号通过列译码模块将数据传输至存储区域
数据写入电路方法存储器

[发明专利]像素驱动电路及其驱动方法、显示面板、显示装置-CN202180003165.2在审
发明人：肖云升;青海刚;杨中流;蒋志亮;胡明;王苗 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2021-10-29 - 公布日： 2023-08-18 - 主分类号： H10K59/12 文献下载
摘要：Gate)，用于响应栅极驱动信号端(Gate)的信号连接第一节点(N1)和第三节点(N3)；控制电路(3)连接第二节点(N2)、第一电源端(VDD)、第三节点(N3)、发光单元(OLED)的第一电极、第一使能信号端(EM1)，用于响应第一使能信号端(EM1)的信号以连接第一电源端(VDD)和第二节点(N2)，以及用于响应第一使能信号端(EM1)的信号以连接第三节点(N3)和发光单元(OLED)的第一电极；数据写入电路(4)连接第二节点(N2)、数据信号端(Da)、第二使能信号端(EM2)，用于响应第二使能信号端(EM2)的信号将数据信号端(Da)的信号传输到第二节点(N2)。其中，在栅极驱动信号端(Gate)输出无效电平的至少部分时段内，第一使能信号端(EM1)交替输出有效电平和无效电平，第二使能信号端(EM2)交替输出有效电平和无效电平，且第二使能信号端(EM2)的有效电平时段位于第一使能信号端(EM1)的无效电平时段内，第一使能信号端(EM1)的有效电平时段位于第二使能信号端(EM2)的无效电平时段内。
像素驱动电路及其方法显示面板显示装置

[实用新型]LED显示装置-CN201720979717.4有效
发明人：许明薛 -专利权人：杭州视芯科技有限公司
申请日： 2017-08-07 - 公布日： 2018-04-20 - 主分类号： G09G3/32 文献下载
摘要：在该方法中，LED驱动电路接收所述数据信号和使能信号；检测所述使能信号的上升沿或下降沿；以所述上升沿或下降沿作为触发条件，在每个显示周期中标识多个有效显示时间；以及在所述多个有效显示时间中的选定有效显示时间中点亮LED，使得在所述显示周期中的累积点亮时间与所述数据信号表示的灰阶数据值相对应。该方法通过使能信号的上升沿或下降沿作为触发条件，从而在每个显示周期中标识多个有效显示时间，从而提高亮度利用率和刷新率。
led 显示装置

[实用新型]数字驱动电路和烧录器-CN202221259846.3有效
发明人：宁尚波;王浩淼 -专利权人：江苏集萃智能集成电路设计技术研究所有限公司
申请日： 2022-05-24 - 公布日： 2022-09-06 - 主分类号： G06F8/61 文献下载
摘要：本实用新型涉及芯片烧录技术领域,公开了数字驱动电路和烧录器，数字驱动电路包括第一输入输出单元和第二输入输出单元，第一输入输出单元包括第一输入端、第一输出端和第一使能端，第二输入输出单元包括第二输入端、第二输出端和第二使能端；在第一使能端输入第一使能信号时，第一输入端输入的信号从第一输出端输出，在第二使能端输入第二使能信号时，第二输入端输入的信号从第二输出端输出；第一输入端与第二输出端电连接，第二输入端与第一输出端电连接，在实际使用时，当主控单元的一个IO口与数字驱动电路的第一输入端电连接时，该IO口通过数字驱动电路既可以发送数据，也可以接收数据，而不是只能单单发送数据或者接收数据。
数字驱动电路烧录器