“掩模覆盖 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果530827个，建议您升级VIP下载更多相关专利

[发明专利]图案化方法-CN201810342025.8有效
发明人：庄于臻;李甫哲;郭明峰;王程钰;朱贤士;陈立强 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2018-04-17 - 公布日： 2021-07-20 - 主分类号： H01L21/027 文献下载
摘要：本发明公开一种图案化方法，其包括下列步骤，在基底上形成硬掩模层。在硬掩模层上形成多个芯线。在芯线上形成多个掩模图案。各掩模图案形成于多个芯线中的一个上。在硬掩模层上形成多个间隙壁，且各间隙壁形成于多个芯线中的一个的侧壁上以及形成于多个掩模图案中的一个的侧壁上。形成覆盖层覆盖硬掩模层、间隙壁以及掩模图案。进行平坦化制作工艺，用以移除掩模图案上以及间隙壁上的覆盖层并移除掩模图案。覆盖层的一部分于平坦化制作工艺之后保留于多个间隙壁之间。在平坦化制作工艺之后，移除芯线以及覆盖层。
图案方法

[发明专利]使用双波纹技术制造半导体器件的方法-CN03107534.7无效
发明人：南部英高 -专利权人：恩益禧电子股份有限公司
申请日： 2003-03-26 - 公布日： 2003-10-08 - 主分类号： H01L21/768 文献下载
摘要：在基片上顺序地形成无机层间膜、有机层间膜、由氧化硅构成的下掩模和由氮化硅构成的上掩模。在所述上掩模上形成开口。然后，在所述上掩模上形成由氮氧化硅构成的覆盖掩模，并使其具有20纳米至100纳米的膜厚度。随后，使用抗蚀剂膜作为掩模，对所述防反射涂膜、所述覆盖掩模和所述下掩模进行蚀刻。之后，使用覆盖掩模作为掩模，对有机层间膜和无机层间膜进行蚀刻以形成通路孔。同时，除去所述覆盖掩模，使所述上掩模暴露出来。此后，使用所述上掩模作为掩模，对所述无机层间膜进行蚀刻以形成互连沟道。
使用波纹技术制造半导体器件方法

[发明专利]灯具用涂敷掩模装置-CN99108498.5无效
发明人：稻叶惠一;矢崎圭 -专利权人：株式会社小糸制作所
申请日： 1999-06-18 - 公布日： 2003-01-01 - 主分类号： B05B15/04 文献下载
摘要：一种灯具用涂敷掩模装置，通过将掩模主体分割为多块，使掩膜主体的操作容易。它包括灯具部件载置用的托架和掩模主体，该掩模主体形成有与托架上的灯具部件的涂敷预定部位相对应的开口，将该掩模主体分割为辅掩模和主掩模，该辅掩模形成有开口，该主掩模覆盖辅掩模所覆盖的区域以外的区域，辅掩模按照可相对主掩模取下的方式构成，从而可不必更换整个掩模主体，而仅仅更换体积小、重量轻的辅掩模。
灯具用涂敷掩模装置

[发明专利]一种用于提高半导体器件性能的硅化物掩模刻蚀方法-CN201110265270.1有效
发明人：俞柳江;李全波 -专利权人：上海华力微电子有限公司
申请日： 2011-09-08 - 公布日： 2012-05-09 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种用于提高半导体器件性能的硅化物掩模刻蚀方法，主要是一种用于提高半导体器件性能的硅化物掩模刻蚀方法，包括：于一CMOS器件的半导体基底上覆盖一层与NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；以光阻材料层覆盖PMOS器件区域；对NMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于NMOS器件区域的硅化物掩模层被部分刻蚀，且横向刻蚀深度大于纵向刻蚀深度；去除光阻材料层；对硅化物掩模层进行第二次刻蚀，使覆盖于NMOS器件栅极侧墙表面及PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且横向刻蚀深度小于纵向刻蚀深度。
一种用于提高半导体器件性能硅化物掩模刻蚀方法

[发明专利]硬掩模结构及其制造方法、半导体器件-CN202011592338.2在审
发明人：汪金宝;许祖荣 -专利权人：广州集成电路技术研究院有限公司
申请日： 2020-12-29 - 公布日： 2022-07-01 - 主分类号： H01L21/033 文献下载
摘要：本发明提出了一种硬掩模结构及其制造方法、半导体器件；所述硬掩模结构包括蚀刻阻挡层(100)，覆盖在蚀刻阻挡层(100)上的金属硬掩模层(200)以及覆盖在金属硬掩模层(200)上的至少一层缓冲层(300本发明的硬掩模结构及其制造方法、半导体器件通过采用在金属硬掩模层上覆盖形成缓冲层，避免金属硬掩模层遭受损伤，以此解决第一凹槽错配的问题。
硬掩模结构及其制造方法半导体器件

[发明专利]制造极紫外光掩模的方法-CN201811083041.6在审
发明人：林云跃 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-17 - 公布日： 2019-04-05 - 主分类号： G03F1/24 文献下载
摘要：一种制造极紫外光掩模的方法，包括在掩模基板的第一主表面上方形成钼/硅多层堆叠，上述钼/硅多层堆叠包括交替的钼层及硅层。在上述钼/硅多层堆叠上方形成覆盖层。在上述覆盖层上形成吸收层。在上述吸收层上方形成硬掩模层。图案化上述硬掩模层，以形成硬掩模层图案。上述硬掩模层图案延伸到上述吸收层中，以露出上述覆盖层以及形成掩模图案。在上述掩模图案周围形成边界图案。上述边界图案延伸通过上述钼/硅多层堆叠以露出上述掩模基板以及形成围绕上述掩模图案的沟槽。沿着上述沟槽的侧壁形成钝化层。
硬掩模层堆叠多层掩模图案覆盖层吸收层边界图案极紫外光掩模基板掩模图案延伸钝化层交替的图案化主表面侧壁硅层钼层制造图案延伸

[发明专利]改进的蚀刻方法-CN200580018116.7有效
发明人： J·克卢斯特曼;P·迪克斯特拉 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2005-05-27 - 公布日： 2007-06-06 - 主分类号： H01L23/31 文献下载
摘要：该方法包括给要被蚀刻的衬底设置蚀刻掩模的步骤。该蚀刻掩模包括至少两个子掩模：覆盖在蚀刻工艺之后基本上保留下来的区域的第一子掩模，以及覆盖在蚀刻工艺中要被除去的区域的第二子掩模。第二子掩模为格栅形式的牺牲掩模。第二子掩模的存在增大了其所覆盖的区域的蚀刻速度。
改进蚀刻方法

[发明专利]执行透明度向覆盖率转换的方法-CN200710154307.7无效
发明人：徐日明 -专利权人：矽统科技股份有限公司
申请日： 2007-09-17 - 公布日： 2009-03-25 - 主分类号： G06T15/20 文献下载
摘要：利用一像素着色器来处理执行透明度向覆盖率转换，并将该像素的覆盖率掩模存储于透明度栏的最低有效位。该像素着色器将该一像素的透明度栏的数据与该像素的多个子取样的阈值进行比较以产生多个覆盖率掩模，并将该多个覆盖率掩模存储于该像素的透明度栏的多个最低有效位中，最后根据存储于该像素的透明度栏的该多个覆盖率掩模本发明并提供一新指令a2c来加速阈值的比较及覆盖率掩模的产生。
执行透明度覆盖率转换方法

[发明专利]使用化学机械抛光工艺制作自对准接触焊盘的方法-CN200610139968.8有效
发明人：金镐永;洪昌基;尹普彦;朴俊相 -专利权人：三星电子株式会社
申请日： 2006-09-28 - 公布日： 2007-04-04 - 主分类号： H01L21/60 文献下载
摘要：一种制作自对准接触焊盘的方法，包括：在半导体衬底上形成导电线和覆盖层的叠层，并形成覆盖叠层的侧壁的间隔层和填充叠层之间的间隙并暴露覆盖层的顶部的绝缘层；刻蚀覆盖层以形成波纹状凹槽；以与覆盖层的材料不同的材料形成多个第一刻蚀掩模以填充波纹状凹槽，而不覆盖绝缘层顶部；以及形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀掩模的一些以及绝缘层中位于第一刻蚀掩模之间的那部分。所述方法还包括：使用第一和第二掩模刻蚀由开口区所暴露的绝缘层部分以形成多个开口孔；除去第二刻蚀掩模；形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及将覆盖层用作为抛光终点在导电层上执行化学机械抛光工艺以除去第一刻蚀掩模
使用化学机械抛光工艺制作对准接触方法

[发明专利]浅沟槽隔离沟槽的制作方法-CN201611242434.8有效
发明人：朱贤士;郭明峰;詹益旺;陈立强;李甫哲;张峰溢 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2016-12-29 - 公布日： 2019-08-06 - 主分类号： H01L21/762 文献下载
摘要：本发明公开一种浅沟槽隔离沟槽的制作方法，包含提供一基底，然后形成一第一掩模覆盖基底，第一掩模包含多个次掩模，一第一沟槽设置于相邻的各个次掩模之间，接着形成一保护层填满第一沟槽，然后形成一第二掩模覆盖第一掩模，第二掩模包含一开口，其中设置于开口正下方的次掩模定义为一接合浅沟槽图案，之后以第二掩模为掩模，移除接合浅沟槽图案，以将第一掩模转变为一第三掩模，接续移除第二掩模并且移除保护层，最后以第三掩模为掩模，移除部分的基底
掩模移除浅沟槽隔离次掩模基底掩模覆盖接合保护层浅沟槽开口图案填满制作接续

[发明专利]转印方法及热纳米压印装置-CN201510155419.9有效
发明人：细见尚希;古池润;山口布士人 -专利权人：旭化成电子材料株式会社
申请日： 2013-04-30 - 公布日： 2015-08-26 - 主分类号： G03F7/00 文献下载
摘要：使用微细图案形成用膜(II)，在被处理体(20)上转印赋予以下第1掩模层(13)及第2掩模层(12)，所述微细图案形成用膜(II)具有在一侧的表面上形成有纳米尺度的凹凸结构(11)的覆盖膜(10)、设置于所述凹凸结构(11)的凹部内部的第2掩模层(12)、覆盖所述凹凸结构(11)及所述第2掩模层(12)而设置的第1掩模层(13)；此处，使设置有第1掩模层(13)的表面朝向所述被处理体(20)的表面，按压微细图案形成用膜(II)，对第1掩模层(13)照射能量射线，接着，将覆盖膜(10)从第2掩模层(12)及第1掩模层(13)上分离。使用第2掩模层(12)及第1掩模层(13)，蚀刻被处理体(20)。
方法纳米压印装置

[发明专利]转印方法及热纳米压印装置-CN201380024210.8有效
发明人：细见尚希;古池润;山口布士人 -专利权人：旭化成电子材料株式会社
申请日： 2013-04-30 - 公布日： 2015-01-07 - 主分类号： B29C59/04 文献下载
摘要：使用微细图案形成用膜(II)，在被处理体(20)上转印赋予以下第1掩模层(13)及第2掩模层(12)，所述微细图案形成用膜(II)具有在一侧的表面上形成有纳米尺度的凹凸结构(儿)的覆盖膜(10)、设置于所述凹凸结构(11)的凹部内部的第2掩模层(12)、覆盖所述凹凸结构(11)及所述第2掩模层(12)而设置的第1掩模层(13)；此处，使设置有第1掩模层(13)的表面朝向所述被处理体(20)的表面，按压微细图案形成用膜(II)，对第1掩模层(13)照射能量射线，接着，将覆盖膜(10)从第2掩模层(12)及第1掩模层(13)上分离。使用第2掩模层(12)及第1掩模层(13)，蚀刻被处理体(20)。
方法纳米压印装置

[发明专利]微机电系统(MEMS)器件的晶圆级气密密封工艺-CN201610008239.2有效
发明人：曾李全;周仲彦;刘世昌;谢元智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-01-06 - 公布日： 2018-12-07 - 主分类号： B81B7/00 文献下载
摘要：本发明实施例提供了具有腔体的微机电系统(MEMS)结构，腔体使用掩模层气密密封。覆盖衬底布置在MEMS衬底上方，覆盖衬底包括可移动元件。覆盖衬底包括布置在可移动元件上方并开口至可移动元件的腔体，并且包括与腔体流体连通的密封开口。掩模层布置在覆盖衬底上方。掩模层突出在密封开口上方并且横向包围布置在密封开口上方的掩模开口。密封层布置在掩模层和掩模开口上方。密封层配置为气密密封腔体。本发明还提供了制造MEMS结构的方法。本发明实施例涉及微机电系统(MEMS)器件的晶圆级气密密封工艺。
微机系统 mems 器件晶圆级气密密封工艺

[发明专利]相移光掩模的制造方法-CN201810410555.1在审
发明人：田俊介;江政学;陈志明;林政旻;黄彦玮;张浩铭;林国钦;李冠贤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-02 - 公布日： 2019-05-17 - 主分类号： G03F1/26 文献下载
摘要：在一种制造光掩模的方法中，在掩模坯之上形成光刻胶层，所述掩模坯包括掩模衬底、设置在所述掩模衬底上的相移层及设置在所述相移层上的光阻挡层。利用光刻操作形成光刻胶图案。利用所述光刻胶图案作为刻蚀掩模将所述光阻挡层图案化。利用经图案化的所述光阻挡层作为刻蚀掩模将所述相移层图案化。以刻蚀硬覆盖体覆盖所述掩模衬底的边界区，而所述掩模衬底的图案区是暴露出来的。通过所述刻蚀硬覆盖体的所述开口将所述图案区中的经图案化的所述光阻挡层图案化。对所述图案区执行光刻蚀操作以移除所述光阻挡层的残留物。
掩模光阻挡层图案化衬底图案区相移层光刻胶图案刻蚀掩模覆盖体刻蚀相移光掩模光刻胶层边界区光刻蚀光掩模光刻移除制造开口暴露覆盖

[发明专利]沉积掩模和制造该沉积掩模的方法-CN201911371916.7在审
发明人：金辉;金仁培;任星淳;黄圭焕 -专利权人：三星显示有限公司
申请日： 2019-12-27 - 公布日： 2020-07-07 - 主分类号： H01L51/56 文献下载
摘要：提供了一种沉积掩模和制造该沉积掩模的方法。所述制造沉积掩模的方法包括：制备掩模目标基底，所述掩模目标基底具有其上形成有牺牲层图案的一个表面，并且包括被牺牲层图案覆盖的覆盖区域和被牺牲层图案暴露的多个暴露区域；通过朝向掩模目标基底发射激光在掩模目标基底的暴露区域中形成孔；以及去除牺牲层图案，其中，牺牲层图案具有针对激光的比掩模目标基底的反射率高的反射率。
沉积制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条