“延时单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1642953个，建议您升级VIP下载更多相关专利

[发明专利]延时单元电路-CN201110243304.7无效
发明人：刘铭 -专利权人：北京兆易创新科技有限公司
申请日： 2011-08-23 - 公布日： 2011-12-28 - 主分类号： H03K5/13 文献下载
摘要：本发明公开了一种延时单元电路，其包括：第一PMOS管，其源极与电源VDD相连接，其漏极与第二PMOS管的源极相连接，其栅极与输入电压Vin相连接；第二PMOS管，其栅极与第一滤波电路相连接，其漏极分别与第二
延时单元电路

[实用新型]延时单元电路-CN201120309001.6有效
发明人：刘铭 -专利权人：北京兆易创新科技有限公司
申请日： 2011-08-23 - 公布日： 2012-05-16 - 主分类号： H03K5/1252 文献下载
摘要：本实用新型公开了一种延时单元电路，其包括：第一PMOS管，其源极与电源VDD相连接，其漏极与第二PMOS管的源极相连接，其栅极与输入电压Vin相连接；第二PMOS管，其栅极与第一滤波电路相连接，其漏极分别与第二
延时单元电路

[发明专利]一种数字延时锁相环-CN201410642995.1有效
发明人：刘琦 -专利权人：北京海尔集成电路设计有限公司
申请日： 2014-11-07 - 公布日： 2017-06-30 - 主分类号： H03L7/08 文献下载
摘要：本发明涉及数字延时锁相环，包括第一延时单元、第二延时单元、第三延时单元及控制单元，第一延时单元与第二延时单元以及第三延时单元结构完全相同，其中，控制单元经第一寄存器与第一延时单元相连接；控制单元经第二寄存器与第二延时单元相连接；第一延时单元与第二延时单元相连接；控制单元还与第二延时单元直接相连接，以便从第二延时单元接收反馈时钟信号CLK_FB；控制单元经第三寄存器与第三延时单元相连接；控制单元与第一延时单元、第三延时单元具有共同的输入端，用于输入时钟输入信号CLK_IN；第三延时单元具有输出端，用于输出时钟输出信号CLK_OUT。本发明的数字延时锁相环在保证基本性能的同时还可以提高可移植性。
一种数字延时锁相环

[发明专利]一种延时控制装置-CN201410592744.7有效
发明人：刘敬波;王斌;石岭 -专利权人：深圳开阳电子股份有限公司
申请日： 2014-10-30 - 公布日： 2019-05-07 - 主分类号： G05B19/04 文献下载
摘要：本发明公开一种延时控制装置，包括信号产生单元，选择单元，第一延时单元、延时组和延时控制单元；所述延时组包括一个或多个第二延时单元。所述信号产生单元接收时钟信号，产生一个同步时钟信号和多个参考时钟信号，经选择单元输出到延时控制单元，再比较两个时钟信号的延时，控制第一延时单元和延时组相应延时其输入端的信号。本发明通过第一延时单元与延时控制单元构成的闭环负反馈系统，使不同通道的延时时间自动跟随用户设置的延时值；同时，能够自动补偿因温度、电源电压、制造工艺、参数等因素造成的延时误差，保证了各通道的延时时间始终精确跟踪用户设置的延时值
一种延时控制装置

[发明专利]环路压控振荡器-CN200710166014.0有效
发明人：许幸 -专利权人：三星电子株式会社;三星半导体(中国)研究开发有限公司
申请日： 2007-10-31 - 公布日： 2009-05-06 - 主分类号： H03L7/099 文献下载
摘要：提供一种环路压控振荡器(VCO)，包括：偶数级延时单元，其中，所述偶数级延时单元中的一级延时单元中的普通延时路径的同相输入和反相输入分别连接到所述一级延时单元的前一级延时单元的同相输出和反相输出，其他每级延时单元中的普通延时路径的同相输入和反相输入分别连接到所述每级延时单元的前一级延时单元的反相输出和同相输出；所述偶数级延时单元中的每级延时单元中的负延时路径的输入连接到所述每级延时单元的前两级延时单元的输出；所述偶数级延时单元中的每级延时单元的控制电压输入端和电源输入端分别连接到环路VCO的输入控制电压端和直流电源
环路压控振荡器

[发明专利]一种延时电路及其控制方法-CN202211146283.1在审
发明人：喻学艺;汪泳江 -专利权人：旋智电子科技（上海）有限公司;旋智科技（深圳）有限公司
申请日： 2022-09-20 - 公布日： 2022-10-28 - 主分类号： H03K5/135 文献下载
摘要：本公开的实施例涉及一种延时电路及其控制方法。该延时电路包括：第一可变延时单元，包括校准单元和选择单元，校准单元包括多个传输支路，每个传输支路的信号传输时间与其他传输支路不同，选择单元被配置为响应于延时控制信号而选择一个传输支路；以及第二可变延时单元，具有与第一可变延时单元相同的校准单元和选择单元，在校准阶段，第一可变延时单元的输出端连接至其输入端以形成环形振荡器，在配置阶段，第一可变延时单元和第二可变延时单元采用相同的延时控制信号，这两个可变延时单元级联，第一可变延时单元的输入端和第二可变延时单元的输出端分别作为延时电路的输入端和输出端。在此提出的延时电路可以对其延时时间进行校准，提高精度。
一种延时电路及其控制方法

[发明专利]一种高延时精度宽延时调节范围的延时线电路-CN202110330317.1有效
发明人：陈阳;仇兆炀;曾嵘;閤兰花;吴俊;方欣;王浩;唐继斐 -专利权人：杭州电子科技大学
申请日： 2021-03-29 - 公布日： 2021-11-30 - 主分类号： H03K17/28 文献下载
摘要：本发明公开了一种高延时精度宽延时调节范围的延时线电路，包括依次连接的粗调节延时单元、中调节延时单元和细调节延时单元；延时线电路的输入信号通过粗调节延时单元控制延迟时间，信号后进入中调节延时单元并通过调节中调节延时单元控制信号的延迟时间；信号再进入细调节延时单元，并通过调节细调节延时单元控制信号的延迟时间，细调节延时单元的输出为延时线电路的输出。本发明通过结合粗、中、细调节延时线架构，实现延迟时间的均匀调节，提高延时线的延时分辨率，同时满足宽延迟时间调节范围的性能要求。
一种延时精度调节范围电路

[发明专利]一种进位链延时测量校准方法及装置-CN202210263546.0有效
发明人：陈永;邬刚 -专利权人：杭州加速科技有限公司
申请日： 2022-03-17 - 公布日： 2022-06-17 - 主分类号： G01R31/317 文献下载
摘要：本发明提供一种进位链延时测量校准方法及装置，包括：在设定和校验温度后，通过可调延时单元接收输入信号，形成延时信号；通过延时进位链单元接收所述延时信号，利用所述延时进位链单元内部的n个延时单元逐一对所述延时信号进行延时；通过控制单元调整所述可调延时单元的延时时长，并对所述延时进位链单元内的n个抽头在采样时刻点进行采样，并通过采样结果获取任一所述延时单元的延时时长。本发明所述的方法将传统的样本统计学的方式转换为可调延时单元的延时时长计算，在可调延时单元精度足够的前提下，能够有效提升进位链延时测量校准精度和测量速度。
一种进位延时测量校准方法装置

[发明专利]可编程延时单元结构-CN201910173708.X在审
发明人：高丽江;韦援丰;刘慧宇;蔡刚;魏育成;杨海钢 -专利权人：中科亿海微电子科技（苏州）有限公司;中国科学院电子学研究所
申请日： 2019-03-07 - 公布日： 2019-06-25 - 主分类号： G06F1/08 文献下载
摘要：本发明公开了一种可编程延时单元结构，包含两级延时单元调节结构，分别为粗调延时单元和细调延时单元，一种粗调延时单元包含反相器链以及回环式与非门延时链，具有面积小的特点；另一种粗调延时单元包含回环式延时链，具有延时均匀的特点。细调延时单元采用回环式与非门延时基本单元串联形成延时链的方式来提高精度。粗调延时单元和细调延时单元二者结合起来可以实现较少SRAM控制端的条件下，得到多级延时和延时步进精度的精确控制，在较小的面积代价和控制代价下实现了延时的精细调整，有利于总线数据的对齐。
延时单元延时粗调延时链回环细调可编程延时单元结构与非门单元调节反相器链基本单元精细调整两级延时总线数据对齐步进串联

[发明专利]一种延时电路及基于fpga锁相环的延时方法-CN202010778277.2在审
发明人：梁勖;王晨;林颖 -专利权人：中国科学院合肥物质科学研究院
申请日： 2020-08-05 - 公布日： 2020-11-17 - 主分类号： H03K3/356 文献下载
摘要：本发明涉及信号延时领域，具体是涉及一种延时电路及基于fpga锁相环的延时方法。所述延时电路包括第一延时单元和第二延时单元，所述第一延时单元的输出端与第二延时单元的输入端电连接；所述第一延时单元用于产生时钟脉冲周期整数倍的延时信号；所述第二延时单元用于将第一延时单元输出的延时信号再延时小于时钟脉冲周期的延时信号分别进行时钟脉冲周期整数延时和精确到时钟脉冲周期之内的延时，能够提高延时的精度，适用于各种高精度触发系统中。
一种延时电路基于 fpga 锁相环方法

[发明专利]一种延时补偿电路及方法-CN201210182825.0在审
发明人：黄洋;刘军;梁洁 -专利权人：国民技术股份有限公司
申请日： 2012-06-05 - 公布日： 2013-12-18 - 主分类号： H03K19/0175 文献下载
摘要：本发明公开一种延时补偿电路及方法。本发明的延时补偿电路包括：采集单元、计算单元、接入单元和延时单元；采集单元用于采集多根数据线的数据延时，获取数据延时信息，并将所述数据延时信息输给所述计算单元；计算单元用于根据所述数据延时信息，计算出每根数据线需要接入延时单元的数量；匹配单元用于根据所述计算单元计算的结果，在每根数据线上接入相应数量的延时单元；延时单元用于延迟数据线中的数据传输。该延时补偿电路能够使多个数据线的延时保持一致。
一种延时补偿电路方法

[实用新型]一种延时复位电路-CN202020462302.1有效
发明人：柯建兴;耿广圩;牛鹏超 -专利权人：上能电气股份有限公司
申请日： 2020-04-01 - 公布日： 2020-12-04 - 主分类号： H03K17/28 文献下载
摘要：本实用新型适用于延时电路技术领域，提供了一种延时复位电路，该延时复位电路包括基本电路以及与基本电路连接的辅助电路；基本电路包括触发单元、长延时单元以及短延时单元；触发单元分别与喂狗信号端、供电端、长延时单元以及短延时单元连接；长延时单元还分别与使能信号端、目标复位端以及供电端连接；短延时单元还与供电端连接；长延时单元包括第一复位电容，短延时单元包括第二复位电容；辅助电路包括分别与长延时单元和供电端连接的驱动单元、分别与驱动单元、长延时单元和供电端连接的复位单元，驱动单元包括第三复位电容。在实现对目标操作系统的复位功能的同时，硬件成本低且制作延时电路的工作量较低。
一种延时复位电路

[发明专利]一种近阈值单元电路延时模型-CN202110631631.3在审
发明人：曹鹏;徐冰倩 -专利权人：东南大学
申请日： 2021-06-07 - 公布日： 2021-08-24 - 主分类号： H03K17/22 文献下载
摘要：本文公开了一种近阈值单元电路延时模型，其中，获取参数包括获取工艺参数、电流参数和慢输入延时参数，判断单元电路类型包括判断单元是否为反相器、堆叠结构单元、并联结构单元，根据单元电路类型计算电流和电流积分，计算电流之和对数的均值、方差和偏度，计算等效阈值电压的均值、方差，判断延时类型包括根据单元电路类型计算得到过冲时间和延时，比较输入转换时间、过冲时间和延时的大小关系，判断延时类型是极快输入、快输入或者慢输入，建立单元电路延时标称模型是根据单元电路类型和延时类型，建立单元电路延时标称模型，得到延时标称值，建立单元电路延时统计模型是根据单元电路类型和延时类型，建立单元电路延时统计模型。
一种阈值单元电路延时模型

[发明专利]延时电路、脉冲产生电路、芯片及服务器-CN202110529236.4在审
发明人：闫浩;魏本富;赵安 -专利权人：北京比特大陆科技有限公司
申请日： 2021-05-14 - 公布日： 2022-11-15 - 主分类号： H03K3/02 文献下载
摘要：本发明公开了一种延时电路、脉冲产生电路、芯片及服务器，延时电路包括控制单元和至少两个延时子电路；每个延时子电路的输入端相互连接；每个延时子电路的输出端相互连接；且每个延时子电路的输出端与相邻延时子电路的输入端通过开关单元连接；其中，每个延时子电路均包括延时单元和开关单元，延时单元用于对输入的脉冲信号进行延时处理，开关单元用于控制延时子电路是否导通；控制单元连接所有开关单元，用以分别控制多个开关单元导通或关闭，以对脉冲信号进行对应的延时处理实现了延时电路的延时时间可调控，且在对脉冲信号进行较小延时处理时，利用延时链之间的并联来减小延时链的工艺波动，减少了资源的浪费。
延时电路脉冲产生芯片服务器

[发明专利]一种基于FPGA的时间测量系统及方法-CN201510158172.6有效
发明人：周斌 -专利权人：北京福星晓程电子科技股份有限公司
申请日： 2015-04-03 - 公布日： 2017-02-22 - 主分类号： G04F10/00 文献下载
摘要：本发明公开了一种基于现场可编程门阵列FPGA的时间测量系统及方法，所述时间测量系统包括N个第一延时单元和K个第二延时单元依次串联组成的第一延时链以及N个第三延时单元和K个第四延时单元依次串联组成的第二延时链；第一延时链中第N个第一延时单元与第二延时链中第1个第三延时单元通过连接线连接，且第二延时链中第1个第三延时单元与第一延时链中第N个第三延时单元通过连接线连接，形成延时环路；本发明实施例提供的时间测量系统，利用第一延时链和第二延时链形成的延时环路，使得信号在延时环路中的传输不受延时链有限长度的限制。
一种基于 fpga 时间测量系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条