|
|
钻瓜专利网为您找到相关结果 818个，建议您 升级VIP下载更多相关专利
- [发明专利]数字频率合成器的时钟选择系统-CN202311031943.6有效
-
董照琦
-
沐曦集成电路（上海）有限公司
-
2023-08-16
-
2023-10-27
-
H03K5/135
- 本发明涉及集成电路技术领域，尤其涉及一种数字频率合成器的时钟选择系统，包括相位时钟变换模块、时钟选择模块和数字频率合成器，时钟变换模块用于获取原始时钟，进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给数字频率合成器；时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制开启和关闭；数字频率合成器基于输入的时钟进行组合，生成目标组合时钟。本发明能够准确高效地选择时钟，生成目标组合时钟。
- 数字频率合成器时钟选择系统
- [发明专利]定时信号产生器-CN202210445115.6在审
-
刘宇轩;庄咏竣
-
立锜科技股份有限公司
-
2022-04-22
-
2023-10-24
-
H03K5/135
- 一种定时信号产生器，包含第一电流源、第一开关、第二电流源、第二开关、第三开关、电容、定时信号合成器、及时间差提取器。第一电流源用以根据输入电压产生第一电流。第一开关包含控制端用以接收充电信号。第二电流源用以根据输入电压产生第二电流。第二开关包含控制端用以接收时差信号。第三开关包含控制端用以接收重置信号。电容耦接于充电端与接地端之间。信号合成器用以根据充电电压及参考电压产生定时信号。时间差提取器用以根据定时信号及时差定时信号产生时差信号。
- 定时信号产生器
- [发明专利]一种多时钟动态切换电路-CN201711391540.7有效
-
白永强;罗旻;鲍东山
-
新岸线（北京）科技集团有限公司
-
2017-12-21
-
2023-10-13
-
H03K5/135
- 本申请公开了一种多时钟动态切换电路，本申请采用的技术方案是：时钟输入端包括慢速时钟、参考时钟、低速时钟、中速时钟和高速时钟；时钟输出端包括第一输出时钟、第二输出时钟和第三输出时钟，在时钟输入端和时钟输出端之间包括：慢速时钟切换子电路、参考时钟切换子电路、低速时钟切换子电路、中速时钟切换子电路、高速时钟切换子电路；经上述子电路输出的结果进行或运算得到输出时钟。采用本发明的技术方案能够无毛刺动态切换SoC芯片所需要的高速时钟、中速时钟、低速时钟，参考时钟和慢速时钟并产生同步时钟域时钟相位指示信号和状态，满足了SoC芯片在高性能场景和多个低功耗场景之间的时钟切换需要。
- 一种多时动态切换电路
- [发明专利]基于授时脉冲校时的时钟电路、电子设备、芯片-CN202310889499.5有效
-
陈越;陈子松
-
泉州艾奇科技有限公司
-
2023-07-20
-
2023-10-10
-
H03K5/135
- 本发明属于脉冲技术领域，具体为一种基于授时脉冲校时的时钟电路、电子设备、芯片，其高频放大电路将长波授时信号进行放大，以形成第一正弦波信号并连接至混频电路，单片机发出脉冲波经过积分电路以形成第二正弦波信号亦连接至混频电路，第一正弦波信号与第二正弦波信号在混频电路中混频，形成携带有第三正弦波信号的信号，并通过混频电路的输出端输出；选频电路连接于混频电路之后，并对混频电路的输出进行选频，以输出第三正弦波信号；经过中频放大器高增益放大；整形放大电路用于第三正弦波信号进行整形和放大，以形成适合单片机读取的授时脉冲，单片机以此获取当前时间信息。本发明能够以极低成本实现智能物联网设备处于极其精准的时钟运行状态。
- 基于授时脉冲时钟电路电子设备芯片
- [发明专利]一种相位插值器和相位插值方法-CN202310507265.X有效
-
吕伟;王晓阳;张晓辉
-
上海奎芯集成电路设计有限公司
-
2023-05-05
-
2023-10-10
-
H03K5/135
- 本发明提供一种相位插值器和相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度在工艺角或温度变化的情况下也能满足预设线性度要求。
- 一种相位插值器方法
- [发明专利]相位插值器及电子设备-CN202310687506.3在审
-
任旭亮;张刚
-
高澈科技（上海）有限公司;深圳高铂科技有限公司
-
2023-06-09
-
2023-10-03
-
H03K5/13
- 本申请涉及集成电路设计领域，公开了一种相位插值器及电子设备。相位插值器包括数字模块和包含多个基本单元的插值模块，每个基本单元均包括第一插值电路和第二插值电路，第一插值电路的一端连接第一电源端，另一端接地，第一插值电路与第一电源端连接的一端设置有第一电阻；第一插值电路用于在导通时根据第一输入时钟进行充电或放电；第二插值电路的一端连接第二电源端，另一端接地，第二插值电路与第二电源端连接的一端设置有第二电阻；第二插值电路用于在导通时根据第二输入时钟进行充电或放电；其中，权重因子用于控制第一插值电路或者第二插值电路导通，使插值模块基于各基本单元的输出生成不同相位的插值时钟，以提升相位插值器的线性度。
- 相位插值器电子设备
- [发明专利]一种通过DSP的CLB模块输出任意线数的编码器倍频方法-CN202310851574.9在审
-
雷柏林
-
江苏吉泰科电气有限责任公司
-
2023-07-12
-
2023-10-03
-
H03K5/131
- 本发明公开了一种通过DSP的CLB模块输出任意线数的编码器倍频方法，涉及主轴伺服控制器倍频编码器线数技术领域。包括以下步骤：S1：在DSP芯片程序中，开一个10ms的定时中断，采集10ms时间内编码器的脉冲差量个数Pluse0，通过原始的编码器线数Number0和倍频后的编码器线数Number1计算出倍频后的脉冲差量个数Pluse1，S2：通过步骤1计算出来的脉冲个数Pluse1和10ms时间T计算出倍频后的脉冲周期时间Tpluse以及脉冲周期时间余数Trem，S3：通过脉冲周期时间Tpluse和CLB的时钟信号Tclk，得出CLB的计数的MATCH值。本发明与现有技术的区别在于，单位时间(T)内记录芯片捕捉到编码器的脉冲个数Pluse0，通过倍频数(M)，再在下一个单位时间内输出倍频后的脉冲个数Pluse1，从而达到倍频。
- 一种通过dspclb模块输出任意编码器倍频方法
- [发明专利]时钟相移电路-CN201510337146.X有效
-
刘永锋
-
意法半导体研发(深圳)有限公司
-
2015-06-17
-
2023-09-29
-
H03K5/135
- 本公开的实施方式涉及时钟相移电路。具体地，一种电子设备包括第一电路，第一电路用于响应于具有第一逻辑电平的输入信号，当跨接收输入电流的第一电容器的第一电压超过阈值电压时生成输出控制信号。输入电流与输入信号的频率成比例。第二电路用于响应于具有第二逻辑电平的输入信号，当跨接收输入电流的第二电容器的第二电压超过阈值电压时生成输出复位信号。触发器用于响应于输出控制信号而将信号输出生成为具有第一逻辑电平，以及响应输出复位信号而将信号输出复位并且生成为具有第二逻辑电平。
- 时钟相移电路
- [发明专利]50%占空比差分倍频器的校准技术-CN202080105478.4在审
-
蒂莫西·麦克休;布莱恩·伊尔;劳伦斯·康奈尔
-
华为技术有限公司
-
2020-12-28
-
2023-09-26
-
H03K5/133
- 本文提供了一种倍频器电路，所述倍频器电路提供了一种以低成本和低电流损耗的方式快速、简单地校准差分50％输出占空比倍频器所需的相位延迟的方法。本文使用的是全差分方法，其中，差分输入信号(clkjn,clkjnb)的分量用于生成差分输出信号(clk_out,clk_outb)和延迟差分输出信号(clk_dly_out,clk_dly_outb)。所述差分输出信号和所述延迟差分输出信号在逻辑电路(551,553)中合并，以确定差分倍频输出信号(2x_clk,2x_clkb)的分量。所述逻辑电路的输出用于调整所述延迟输出信号中的延迟量(541：控制)，使得所述倍频输出信号具有50％的占空比。在一些实施例中，所述延迟信号的正分量和负分量可以分开调整(541：控制)。
- 50倍频器校准技术
|
