“层上电”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果15260518个，建议您升级VIP下载更多相关专利

[发明专利]双电层装置-CN201610048460.0有效
发明人：金荣鎭;郑官九 -专利权人：奈斯卡普股份有限公司
申请日： 2016-01-25 - 公布日： 2018-12-04 - 主分类号： H01G11/78 文献下载
摘要：本发明公开了一种双电层装置，所述双电层装置被构造为使得以与从上部集电板直接提取上部端子的方式相同的方式从下部集电板直接提取下部端子，以由此提高生产率和组装的简便性，此外还增大了连接力。
双电层装置

[发明专利]集电层结构-CN201710942407.X有效
发明人：杨思枬 -专利权人：辉能科技股份有限公司;辉能控股股份有限公司
申请日： 2017-10-11 - 公布日： 2021-03-19 - 主分类号： H01M4/80 文献下载
摘要：本发明提供一种集电层结构，其包括一导电基板及多个绝缘区，导电基板上具有多个孔洞，每个孔洞具有两个开口，绝缘区形成的位置至少涵盖于开口的周缘，且至少部分导电基板的表面仍为裸露的。由于形成在开口周缘的绝缘区具有电子绝缘的特性，故能避免锂离子集中地沉积在导电基板的开口附近，借以降低锂突触形成在导电基板的表面上的机率，或甚至沿着孔洞并朝向隔离层方向继续生长的可能性，本发明所公开的集电层结构可有效控制锂突触形成的位置及生长的量
集电层结构

[实用新型]EVA电性能层-CN202220404927.1有效
发明人：张小鲁;曹珲;赵亚洲;郭计元;贾涛;王冬梅;孙绮峰;王莉;肖海建;杨晓光 -专利权人：北京三盾证卡技术有限公司
申请日： 2022-02-25 - 公布日： 2022-08-30 - 主分类号： H01L23/29 文献下载
摘要：本实用新型提供了一种EVA电性能层，涉及芯片卡技术领域，解决了现有技术中存在的电性能层较厚的技术问题。该点性能层包括第一EVA复合层、第一PVC层、第二PVC层、芯片、第三PVC层和第二EVA复合层，其中，所述第一PVC层设置在所述第一EVA复合层的下方，在所述第一PVC层的下方设有所述第二PVC层，并且在所述第二PVC层上设有允许所述芯片嵌入的通孔，在所述芯片的下方设有第三PVC层，在所述第三PVC层的下方设有第二EVA复合层。本实用新型的电性能层可大大降低电性能层的厚度，使电性能层的厚度保持在0.5mm±0.05mm。另外，本实用新型的电性能层通过在第二PVC层中嵌入芯片，解决了在生产过程中芯片痕迹明显，芯片位置漂移大的问题。
eva 性能

[发明专利]源层上电镀导电层的方法-CN96101196.3无效
发明人：卢载遇 -专利权人：大宇电子株式会社
申请日： 1996-02-14 - 公布日： 1997-01-08 - 主分类号： C25D5/02 文献下载
摘要：一种在具有已形成图案的源层的衬底上形成导电层的方法，包括下述步骤(a)在己形成图案的源层上和未被已形成图案的源层遮盖的那部分衬底上淀积出介电层；(d)在介电层顶面形成光刻胶层；(e)通过光刻胶层来形成图案构成掩膜；(f)藉助掩膜，对在已形成图案的源层顶面上形成的那部分介电层进行选择性腐蚀，继而显露出形成图案的源层；(g)在裸露的已形成图案的源层上电镀出导电层。
源层上电镀导电方法

[发明专利]封装结构、显示装置及其制造方法-CN202210749505.2在审
发明人：林志豪;陈若翔;马维远;吴慧茹;蔡旻哲;郭修邑;梁建钦 -专利权人：隆达电子股份有限公司
申请日： 2022-06-28 - 公布日： 2023-03-10 - 主分类号： H01L33/58 文献下载
摘要：封装结构包括导电元件、第一介电层、重布线层、第二介电层、遮光层、导电层及发光二极管单元。第一介电层设置在导电元件上。重布线层设置在第一介电层上。重布线层与导电元件电性连接。第二介电层设置在第一介电层上。遮光层设置在第二介电层上。导电层设置在重布线层上，且包括可见光反射率小于30％的第一导电层。发光二极管单元设置在导电层上。
封装结构显示装置及其制造方法

[发明专利]微机电系统（MEMS）元件的用于改善可靠性的介电包覆-CN201711452186.4在审
发明人： S·J·雅各布斯;M·N·斯樱;K·J·泰勒 -专利权人：德克萨斯仪器股份有限公司
申请日： 2017-12-28 - 公布日： 2018-07-10 - 主分类号： B81B7/02 文献下载
摘要：本申请涉及微机电系统(MEMS)元件的用于改善可靠性的介电包覆。在所描述的示例中，一种形成微机电器件的方法包括：在衬底上形成(102)包括导电层的第一金属层；在第一金属层上形成(104)第一介电层，其中第一介电层包括一个或多个单独的介电层；在第一介电层上形成(106)牺牲层；在牺牲层上形成(108)第二介电层；在第二介电层上形成(110)第二金属层；以及移除(112)牺牲层以便在第二介电层与第一介电层之间形成间隔。移除牺牲层使得第二介电层能够在至少一个方向上相对于第一介电层移动。
介电层牺牲层第一金属层微机电系统包覆介电移除第二金属层微机电器件导电层衬底移动申请

[发明专利]制造半导体元件的方法-CN202210280810.1在审
发明人：萧旭明;王绅;徐功书;林纮平;王祥保;陈哲夫 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-21 - 公布日： 2022-12-27 - 主分类号： H01L29/423 文献下载
摘要：在制造半导体元件的方法中，形成包括牺牲栅电极的牺牲栅极结构在基板上。形成第一介电层在牺牲栅极结构上。形成第二介电层在第一介电层上。平坦化并凹陷第二和第一介电层，并且牺牲栅极结构的上部暴露。形成第三介电层在暴露的牺牲栅极结构上和第一介电层上。形成第四介电层在第三介电层上。平坦化第四和第三介电层，并且牺牲栅电极暴露，并且部分第三介电层保留在凹陷的第一介电层上。凹陷第一介电层包括第一蚀刻操作和使用与第一蚀刻操作不同的蚀刻剂的第二蚀刻操作。
制造半导体元件方法

[发明专利]闪存装置及其制造方法-CN201910548030.9在审
发明人：杨政达;蒋汝平 -专利权人：华邦电子股份有限公司
申请日： 2019-06-24 - 公布日： 2020-12-25 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种闪存装置及其制造方法，该闪存装置包括基板、第一介电层、第二介电层、第三介电层、第一多晶硅层及第二多晶硅层。第一介电层形成于位于周边区的第一区的基板上。第二介电层形成于位于周边区的第二区的基板上。第三介电层形成于位于阵列区的基板上。第三介电层的底表面低于第二介电层的底表面。第一多晶硅层形成于第一介电层及第二介电层上。第二多晶硅层形成于第三介电层上。
闪存装置及其制造方法

[发明专利]电容器和包括电容器的DRAM器件-CN202211657948.5在审
发明人：赵哲珍;辛瑜暻;郑昌和;金铉埈;林汉镇 -专利权人：三星电子株式会社
申请日： 2022-12-22 - 公布日： 2023-06-30 - 主分类号： H10N97/00 文献下载
摘要：电容器包括：下电极；介电层结构，设置在下电极上；以及上电极，设置在介电层结构上。介电层结构包括第一介电层、接触第一介电层的第二介电层、以及接触第二介电层的第三介电层。第一介电层、第二介电层和第三介电层中的每一个包括具有晶体结构的材料。第二介电层包括具有铁电或反铁电特性的氧化物，并且第二介电层包括混合了至少两种不同晶相的材料。
电容器包括 dram 器件

[发明专利]半导体器件及其制作方法-CN201410245009.9有效
发明人：杨欢;宋华;王蛟 -专利权人：无锡华润上华科技有限公司
申请日： 2014-06-04 - 公布日： 2017-12-19 - 主分类号： H01L23/525 文献下载
摘要：所述方法包括a)提供半导体衬底，该半导体衬底上形成有布线金属层，布线金属层上形成有介电层，介电层包括依次形成的第一介电层、第二介电层和第三介电层，其中第二介电层的材料不同于第一介电层和第三介电层；b)依次对第三介电层、第二介电层和第一介电层进行图案化，以形成第一凹槽；c)采用湿法刻蚀从第一凹槽向两侧对第二介电层进行刻蚀，以在第一介电层和第三介电层之间形成横向槽，并使第一凹槽暴露布线金属层；以及d)在布线金属层以及第三介电层上形成反射层，且布线金属层上的反射层与第三介电层上的反射层断开。该方法能够使焊垫上的反射层与焊垫外的反射层断开。
半导体器件及其制作方法

[发明专利]动态随机存取存储器的电容的制造方法-CN98118552.5有效
发明人：罗吉进;杜友伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 1998-09-01 - 公布日： 2003-06-04 - 主分类号： H01L21/8242 文献下载
摘要：一种制造MIM结构的电容器的方法包括在基底上形成第一介电层；在介电层上形成接触开口；形成第一金属层覆盖于第一介电层上与接触开口之中；在此金属层上依次形成阻挡层、第二介电层、不连续的半球形颗粒的多晶硅层；蚀刻第二介电层；去除多晶硅层；蚀刻阻挡层与第一金属层；去除第二介电层；对已限定的阻挡层与第一金属层构图与蚀刻；形成第三介电层覆盖阻挡层、第一金属层与第一介电层；在第三介电层上形成第二金属层。
动态随机存取存储器电容制造方法

[实用新型]直流电表上电件及使用该电表上电件的上电装置-CN201720024662.1有效
发明人：易鑫;歹志阳;都正周;高林贤;黄伟杰;符金金;路长宝 -专利权人：河南许继仪表有限公司;许继集团有限公司;国家电网公司
申请日： 2017-01-10 - 公布日： 2017-09-05 - 主分类号： G01R35/04 文献下载
摘要：本实用新型涉及一种直流电表上电件及使用该电表上电件的上电装置，上电装置包括用于供直流电表分流器放置的工作台和与分流器的进线螺柱、出线螺柱对应设置的进线上电件和出线上电件，上电装置还包括与进线上电件、出线上电件传动相连以驱动进线上电件、出线上电件朝向和背离进线螺柱、出线螺柱移动的驱动机构，进线上电件、出线上电件均包括用于套设于对应螺柱上的上电套，上电套的内壁和/或端面上设置有用于对应螺柱所在的导电座顶压导电配合的导电部。本实用新型解决了现有技术中需要拆装导电排而导致上电效率低的问题。
直流电表上电件使用装置

[发明专利]在衬底上制造并包含在衬底上外延生长的铁电层的电光装置-CN202080088210.4在审
发明人：梁勇;N·库玛 -专利权人：光量子计算公司
申请日： 2020-10-19 - 公布日： 2022-07-29 - 主分类号： H01L27/00 文献下载
摘要：在绝缘体上半导体(SOI)衬底上制造电光装置。所述电光装置包含二氧化硅层和在所述二氧化硅层上的具有铁电特性的有源层。所述二氧化硅层包括所述SOI衬底的第一二氧化硅层和从所述SOI衬底的硅层转换的第二二氧化硅层。所述有源层包括在所述SOI衬底的所述硅层上外延生长的缓冲层和在所述缓冲层上外延生长的铁电层。所述电光装置进一步包含在所述有源层上方的一个或多个附加层，以及通过所述一个或多个附加层中的至少一个到所述有源层的第一接触件和第二接触件。本文还描述了制造所述电光装置的方法。
衬底制造包含外延生长铁电层电光装置

[发明专利]在半导体中形成漏斗形介层窗的方法-CN01110219.5有效
发明人：林启发 -专利权人：华邦电子股份有限公司
申请日： 2001-04-02 - 公布日： 2002-11-06 - 主分类号： H01L21/30 文献下载
摘要：一种在半导体组件中的漏斗形介层窗的制造方法,包括下列主要步骤;利用电浆加强式化学气相沉积在晶圆上沉积基部介电层;在基部介电层上沉积底部介电层;在底部介电层上沉积至少一层外形润饰的介电层;在外形润饰的介电层的顶端沉积一层顶部介电层;在顶部介电层上形成一层光阻层;同时利用湿式蚀刻与干式蚀刻工艺,在多层介电层中形成漏斗形介层窗。
半导体形成漏斗形介层窗方法

[发明专利]具有至少3层高－K介电层的模拟电容器和制造它的方法-CN200410082530.1有效
发明人：郑镛国;元皙俊;权大振;金元洪 -专利权人：三星电子株式会社
申请日： 2004-09-20 - 公布日： 2005-03-23 - 主分类号： H01G4/00 文献下载
摘要：提供一种具有至少3层高－k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高－k介电层。该至少3层高－k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高－k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高－k介电层。因此，由于使用至少3层高－k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。
具有至少层高介电层模拟电容器制造方法