“多层封装结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9808831个，建议您升级VIP下载更多相关专利

[实用新型]一种含多层封装胶膜的光伏组件-CN202021772460.3有效
发明人：王磊;郑亚;韩晓航;李成胜;陈洪野;吴小平 -专利权人：苏州赛伍应用技术股份有限公司
申请日： 2020-08-21 - 公布日： 2021-01-08 - 主分类号： H01L31/048 文献下载
摘要：本实用新型提供了一种含多层封装胶膜的光伏组件。本实用新型的含多层封装胶膜的光伏组件包括由上至下依次设置的前板、上层胶膜、电池片、下层胶膜和后板，所述上层胶膜与所述下层胶膜至少有一层为多层封装胶膜，所述多层封装胶膜包含至少两层封装胶膜。本实用新型的含多层封装胶膜的光伏组件，具有优异的抗PID性能，可满足对不同功能的封装胶膜的需求。
一种多层封装胶膜组件

[发明专利]导电涂覆材料及制备方法，显示面板及封装方法-CN202211001492.7在审
发明人：王晓宇;韩奎;邓群雄;郭文平 -专利权人：元旭半导体科技（无锡）有限公司
申请日： 2022-08-19 - 公布日： 2022-11-15 - 主分类号： C09D163/00 文献下载
摘要：本申请提供一种导电涂覆材料及制备方法，显示面板及封装方法，涉及显示技术领域，能够采用涂覆工艺对显示面板进行封装，保证优良的数据信号传输，实现准确的显示效果。导电涂覆材料包括热固性树脂溶液以及在热固性树脂溶液中分散设置的多层核壳结构，多层核壳结构包括金属球以及在金属球表面生长的绝缘保护层，其中，多层核壳结构与热固性树脂溶液的质量比在1:3‑1:8之间。本申请实施例采用导电涂覆材料进行LED芯片焊接工艺实现显示面板的封装，简化了显示面板的封装工艺，且实现从SMT工艺向晶圆级工艺的转变，使得采用本申请实施例的封装方法的显示面板具有稳定的工作性能。
导电材料制备方法显示面板封装

[发明专利]铜核层多层封装基板的制作方法-CN200810305198.9有效
发明人：林文强;王家忠;陈振重 -专利权人：钰桥半导体股份有限公司
申请日： 2008-10-27 - 公布日： 2009-05-20 - 主分类号： H01L21/48 文献下载
摘要：一种铜核层多层封装基板的制作方法，系以一铜核基板为基础，开始制作单面、多层封装基板。其结构包括一具高刚性支撑的铜板，且此铜板的一面具增层线路，另一面则不具任何球侧图案。本发明封装基板的特色在于，具有高密度增层线路以提供电子组件相连时所需的绕线，同时并以该铜板提供足够刚性使封装制程可更为简易。藉此，使用本发明所制造的多层封装基板，可依实际需求形成具该铜核基板支撑的铜核层多层封装基板，并可有效达到改善超薄核层基板板弯翘问题、及简化传统增层线路板制作流程，进而提高封装体接合基板时的可靠度。
铜核层多层封装制作方法

[发明专利]发光二极管的封装结构及其制法-CN201110145254.9无效
发明人：赖杰隆;张文麟;许智昇;詹长岳 -专利权人：矽品精密工业股份有限公司
申请日： 2011-05-24 - 公布日： 2012-11-14 - 主分类号： H01L25/075 文献下载
摘要：一种发光二极管的封装结构及其制法，该发光二极管的封装结构包括：具有凹槽的座体及设于该凹槽中的发光芯片所组成的封装单元；封设于该凹槽中的第一透光件；同心圈设于该第一透光件或该凹槽的边缘上的多层边框结构；填充于该边框结构中的第一透光封装材料；以及结合于该边框结构上的第二透光件。依本发明，能藉由该多层的边框结构，得以消除空隙，并能免除该第一透光封装材料的厚度不均的问题，以保有高发光效率及较佳的密闭性。
发光二极管封装结构及其制法

[发明专利]一种微流控芯片的封装方法-CN201410300879.1在审
发明人：吴丰顺;祝温泊;夏卫生;刘辉;莫丽萍;陈光 -专利权人：华中科技大学
申请日： 2014-06-27 - 公布日： 2016-01-27 - 主分类号： B01L3/00 文献下载
摘要：本发明公开了一种微流控芯片的封装方法，用于对具有微通道结构的微米级基片和与基片相固定连接的盖片进行封装得到微流控芯片，包括下述步骤：S1.根据微流控芯片上的图案制备基片与盖片；S2.根据微流控芯片上的图案制备与其图案相同的自蔓延多层膜；S3.分别将进行表面处理后的所述基片和所述盖片层叠在所述自蔓延多层膜两侧面以形成封装结构；S4.对所述封装结构施加压力并引燃所述自蔓延多层膜，燃烧引起材料融化实现所述基片和所述盖片的焊接固定以实现微流控芯片的封装本发明方法解决了传统的封装工艺中微流道易被堵塞、芯片易受损的问题，并提高了互连的长期可靠性。
一种微流控芯片封装方法

[实用新型]显示面板-CN201820096718.9有效
发明人：王刚;徐凤英;张露;韩珍珍;胡思明;朱晖 -专利权人：昆山国显光电有限公司
申请日： 2018-01-19 - 公布日： 2018-11-23 - 主分类号： H01L27/32 文献下载
摘要：一种显示面板，包括衬底基板、形成在所述衬底基板上的发光层、防溢流结构和薄膜封装层，所述发光层位于显示区域，所述防溢流结构位于非显示区域并围绕所述发光层，所述薄膜封装层包覆所述发光层和所述防溢流结构，所述防溢流结构包括主体部和用于增加所述防溢流结构的高度的多层垫高层，所述多层垫高层与所述主体部穿插层叠设置。本实用新型的显示面板在封装过程中能有效地阻挡有机层的外溢，提高了封装效果。
防溢流发光层显示面板薄膜封装层衬底基板多层垫主体部本实用新型非显示区域层叠设置封装过程显示区域有机层有效地包覆高层封装穿插阻挡

[发明专利]可做电性测试的多层电路板及其制法-CN201711236721.2有效
发明人：刘景宽;王招龙;张硕训;吕育德;张金喜 -专利权人：景硕科技股份有限公司
申请日： 2017-11-30 - 公布日： 2021-04-13 - 主分类号： H05K1/02 文献下载
摘要：本发明的可做电性测试的多层电路板包含金属制的出货载板、底层电路结构、导电止蚀层及多层电路结构。底层电路结构重叠于出货载板上，导电止蚀层设置于底介电层上，多层电路结构重叠于底层电路结构上，多层电路结构的顶层电路经由多层电路结构的内层电路及底层电路结构的底层电路与导电止蚀层电连接，出货载板及底层电路结构的底介电层暴露出导电止蚀层所述多层电路板于封装前，能先进行电性测试以得知是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。
可做电性测试多层电路板及其制法

[发明专利]可做电性测试的多层电路板-CN202011014991.0有效
发明人：刘景宽;王招龙;张硕训;吕育德;张金喜 -专利权人：景硕科技股份有限公司
申请日： 2017-11-30 - 公布日： 2022-01-14 - 主分类号： H05K1/02 文献下载
摘要：本发明的可做电性测试的多层电路板包含金属制的出货载板、底层电路结构、导电止蚀层及多层电路结构。底层电路结构重叠于出货载板上，导电止蚀层设置于底介电层上，多层电路结构重叠于底层电路结构上，多层电路结构的顶层电路经由多层电路结构的内层电路及底层电路结构的底层电路与导电止蚀层电连接，出货载板及底层电路结构的底介电层暴露出导电止蚀层所述多层电路板于封装前，能先进行电性测试以得知是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。
可做电性测试多层电路板

[实用新型]多芯片叠层封装结构用金属构件及封装体-CN201921714584.3有效
发明人：阳小芮;陈文葛 -专利权人：上海凯虹科技电子有限公司
申请日： 2019-10-10 - 公布日： 2020-06-16 - 主分类号： H01L23/495 文献下载
摘要：本申请提供一种多芯片叠层封装结构用金属构件及封装体。所述封装体包括层叠为多层结构的引线框架、第一芯片、第一金属构件、第二芯片及第二金属构件，以及一塑封所述多层结构的塑封体，其中，所述第一金属构件具有至少一第一连接筋，所述第一连接筋自所述塑封体内延伸至所述塑封体的侧面
芯片封装结构金属构件

[发明专利]一种基于TMV穿塑孔技术的多层层叠封装结构及其制作方法-CN202310820670.7在审
发明人：徐伟毅;刘卫东 -专利权人：华天科技（南京）有限公司
申请日： 2023-07-06 - 公布日： 2023-10-24 - 主分类号： H01L23/538 文献下载
摘要：本发明提供一种基于TMV穿塑孔技术的多层层叠封装结构及其制作方法，该层叠封装结构包括下层器件、上层器件、锡球，下层器件的封装体上设有多个呈阶梯状的阶梯孔，锡球植入阶梯孔内，所述上层器件通过锡球与下层器件组成多层的层叠封装结构制作方法为：S1、制备下层器件、上层器件；S2、采用激光打印设备加工阶梯孔；S3、植入锡球；S4、采用表面贴装工艺对上层器件贴装，使上层器件与下层器件焊接牢固，形成多层层叠封装结构。本发明从单层器件平铺实现多器件堆叠，使得电路板单位面积下继承度更高，具有集成度高、设计周期短、开发成本低等特点；且可以使用普通塑封模具完成封装结构，节约成本，并解决了锡球凹陷导致焊接不良的问题。
一种基于 tmv 穿塑孔技术多层层叠封装结构及其制作方法

[发明专利]一种多层电路结构高密度布线的可视化交互仿真方法-CN201410391771.8有效
发明人：葛羽屏;郭方敏 -专利权人：华东师范大学
申请日： 2014-08-11 - 公布日： 2017-03-29 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种多层电路结构高密度布线的可视化交互仿真方法，其特点采用Labview软件协同ADS软件对光电集成或RF集成SOC结构进行可视化编程，实时交互地监测多层封装结构的串扰效应，以串扰波形和眼图仿真进行电性能的优化设计具体包括本发明与现有技术相比具有实时交互地监测多层封装结构中的串扰效应影响，利用串扰波形和眼图仿真结果进行优化设计，大大减少了多层封装结构中的串扰效应影响，确保高密度布线的电性能，测试所需的硬件设备少，软件仿真的周期短
一种多层电路结构高密度布线可视化交互仿真方法

[发明专利]叠层集成电路芯片封装结构-CN201810937368.9在审
发明人：不公告发明人 -专利权人：何凡
申请日： 2016-07-17 - 公布日： 2019-02-19 - 主分类号： H01L23/00 文献下载
摘要：本发明提供了一种叠层集成电路芯片封装结构，其具有多层封装层，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘，线路层分别于所述焊盘中的部分或全部进行电连接以引出端子。本发明减小了封装体积，增强了封装的灵活性。
集成电路芯片封装多层封装电连接线路层叠层焊盘封装集成电路芯片引出端子侧表面点阵式电隔离封装层封装体最底层减小

[发明专利]一种叠层集成电路封装结构-CN201610560316.5有效
发明人：王培培 -专利权人：高燕妮
申请日： 2016-07-17 - 公布日： 2018-09-25 - 主分类号： H01L23/00 文献下载
摘要：本发明提供了一种叠层集成电路封装结构，其具有多层封装层，所述多层封装层的除最底层的其他各层的底部分别具有线路，所述线路分别于其所对应的层中的集成电路芯片电连接，层层之间的线路层彼此通过封装层电隔离，封装体的侧表面上具有点阵式焊盘本发明减小了封装体积，增强了封装的灵活性。
一种集成电路封装结构

[发明专利]一种半导体器件及其制备方法、半导体封装结构-CN201910464881.5有效
发明人：吴俊峰;吴星星 -专利权人：苏州捷芯威半导体有限公司
申请日： 2019-05-30 - 公布日： 2022-04-08 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种半导体器件及其制备方法、半导体封装结构；半导体器件包括衬底；位于衬底一侧的多层半导体层，多层半导体层中形成有二维电子气；位于多层半导体层一侧，且位于多层半导体层的有源区内的第一源极、第一栅极和第一漏极，第一栅极位于第一源极和第一漏极之间；贯穿衬底和多层半导体层的栅极通孔结构和位于衬底远离多层半导体层一侧的栅极背面接触电极；第一栅极通过栅极通孔结构与栅极背面接触电极电连接。通过设置栅极通孔结构和栅极背面接触电极，可以从半导体器件的背面向第一栅极提供信号，降低半导体器件在封装过程中造成的寄生电感和寄生电阻，提升半导体器件在高频开关下的性能和稳定性；同时提升半导体器件的封装灵活性
一种半导体器件及其制备方法半导体封装结构

[发明专利]一种染料敏化电池的封装结构体及封装方法-CN200910253481.6有效
发明人：丁天朋;李晓洁;赵云峰;周祥勇;赵伟 -专利权人：新奥科技发展有限公司
申请日： 2009-12-16 - 公布日： 2010-07-21 - 主分类号： H01G9/20 文献下载
摘要：本发明公开了一种染料敏化电池的封装结构体以及制备该染料敏化电池的封装结构体的封装方法，所述染料敏化电池包括被封装在一起的光阳极组件、对电极组件和电解液(8)，其特征在于所述光阳极组件和/或对电极组件中的导电电极(5)的表面上覆盖有两层或更多层相结合的封装结构体，其中所述两层或更多层相结合的封装结构体至少包括覆盖在所述导电电极(5)的表面上的硬质绝缘层(6)和覆盖在所述硬质绝缘层(6)的表面上的粘结剂粘合层(7在本发明的这种两层或多层相结合的封装结构体中，避开了现有技术中材料的缺点，并且解决了粘合剂在高温和压力下易变形，使粘合层变薄，导致光阳极和对电极上的导电电极有接触点，从而导致短路的技术问题。
一种染料电池封装结构方法