“埋层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2401个，建议您升级VIP下载更多相关专利

[发明专利]一种高压驱动电路的隔离结构-CN201410005662.8有效
发明人：易扬波;李海松;陶平;陈健;张立新;吴虹;王钦 -专利权人：无锡芯朋微电子股份有限公司
申请日： 2014-01-07 - 公布日： 2017-01-25 - 主分类号： H01L29/06 文献下载
摘要：本发明公布了一种高压驱动电路的隔离结构，包括P形衬底，在P形衬底上设有第一P型埋层、第二P型间断岛状埋层区、第三P型埋层、第一N型埋层、第二N型埋层，第二P型间断岛状埋层区位于第一P型埋层及第一N型埋层之间，第三P型埋层位于第一N型埋层和第二N型埋层之间。
一种高压驱动电路隔离结构

[发明专利]LDMOS器件埋层的工艺方法-CN201510607086.9有效
发明人：杨文清;乐薇 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-09-22 - 公布日： 2019-01-04 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种LDMOS器件埋层的工艺方法，包含：第1步，在硅衬底上，使用光刻胶定义出N型埋层区，并且在N型埋层区的外围，定义出一个或者多个包围所述N型埋层区的N型环形埋层区；第2步，进行N型埋层的注入，杂质通过光刻打开的N型埋层区窗口以及N型环形埋层区窗口进入衬底中，形成N型埋层区和N型环形埋层区；第3步，进行高温推进；第4步，进行P型杂质离子的普注，形成P型埋层。本发明不增加光刻层数，依然采用P型埋层普注的方式，调节N型埋层边缘处的浓度，提高器件的击穿电压。
ldmos 器件工艺方法

[发明专利]带有部分绝缘埋层的横向功率器件及制作方法-CN201310744626.9有效
发明人：魏星;夏超;狄增峰;方子韦 -专利权人：上海新傲科技股份有限公司
申请日： 2013-12-31 - 公布日： 2014-04-23 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种带有部分绝缘埋层的横向功率器件，包括支撑衬底、位于所述支撑衬底表面的绝缘埋层和位于所述绝缘埋层表面的有源层；所述绝缘埋层包括一掺杂窗口；所述支撑衬底包括第一掺杂埋层和第二掺杂埋层，所述第一掺杂埋层位于漏区的下方，所述第二掺杂埋层位于源区下方，所述第二掺杂埋层到所述绝缘埋层的距离大于所述第一掺杂埋层到所述绝缘埋层的距离。为实现上述带有部分绝缘埋层的横向功率器件，本发明同时提供一种制作方法，采用两次离子注入在支撑衬底内形成双埋层，在所述支撑衬底表面刻蚀以形成掺杂窗口。
带有部分绝缘横向功率器件制作方法

[发明专利]横向扩散金属氧化物半导体器件及其制造方法-CN201310661189.4在审
发明人：张广胜;张森 -专利权人：无锡华润上华半导体有限公司
申请日： 2013-12-06 - 公布日： 2015-06-10 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种LDMOS器件，包括衬底、衬底上的栅极、衬底内的埋层区和埋层区上的扩散层，埋层区包括第一埋层和第二埋层，第一埋层和第二埋层的掺杂杂质的导电类型相反，扩散层包括第一扩散区和第二扩散区，第一扩散区位于第一埋层上且与第一埋层邻接，第二扩散区位于第二埋层上且与第二埋层邻接，第一埋层与第一扩散区的掺杂杂质的导电类型相同，第二埋层与所述第二扩散区的掺杂杂质的导电类型相同。本发明器件在导通状态下的电流路径为第二扩散区的下部与第二埋层组成的区域，远离器件表面，从而可以增加器件的电流能力、减小导通电阻，并增加了器件的可靠性。
横向扩散金属氧化物半导体器件及其制造方法

[发明专利]纵向双极型晶体管及制作方法-CN202310409969.3在审
发明人：刘尧;刘筱伟;李建平;刘海彬;段花花;刘森 -专利权人：微龛（广州）半导体有限公司
申请日： 2023-04-18 - 公布日： 2023-05-23 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种纵向双极型晶体管及其制作方法，纵向双极型晶体管设置于P型衬底上且包括：位于所述P型衬底上部的N型埋层和P型埋层，以及位于所述N型埋层下方的N型深阱，所述N型埋层设置于所述N型深阱与所述N型外延层之间，所述P型埋层设置成包围所述N型深阱且邻接所述N型埋层。本发明通过在衬底设置N型埋层和P型埋层和N型深阱，所述P型埋层环绕所述N型深阱设置且邻接所述N型埋层，利用P型埋层分别与N型埋层和N型深阱形成的PN结阻断基区少子电流向衬底注入的通道，由此减少衬底漏电流
纵向双极型晶体管制作方法

[发明专利]CMOS图像传感器及制造方法-CN202111266529.4在审
发明人：王鹏 -专利权人：上海华力微电子有限公司
申请日： 2021-10-28 - 公布日： 2022-02-01 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种CMOS图像传感器及制造方法，所述CMOS图像传感器包括P型衬底、P型外延层以及多个像素单元，P型外延层形成于P型衬底上，N型埋层、P型钳位层、P型埋层以及P型外延层构成钳位光电二极管，N型埋层、P型钳位层以及P型埋层均形成于P型外延层中，P型钳位层形成于N型埋层上方，P型埋层嵌入到N型埋层中，且P型埋层包括至少两个P型子埋层，至少两个P型子埋层沿P型外延层的深度方向分布。利用形成于N型埋层中的P型埋层，拓展了钳位光电二极管的耗尽区宽度，增大PN结电容，用以提高像素单元的量子效率及满阱容量，以此提高像素单元的灵敏度以及成像性能，并同时使得N型埋层更容易在曝光前被耗尽，减小复位噪声
cmos 图像传感器制造方法

[实用新型]一种降尿酸益生菌多层包埋结构-CN202222304000.3有效
发明人：武传涛;房建;马劲;闫刘慧 -专利权人：山东哲成生物科技有限公司
申请日： 2022-08-30 - 公布日： 2023-05-23 - 主分类号： A61K9/50 文献下载
摘要：本申请为一种降尿酸益生菌多层包埋结构，属于益生菌包埋技术领域，它包括第一包埋层，第一包埋层为最外层且为黄原胶高分子材料层；第二包埋层，第二包埋层设置于第一包埋层内，且第二包埋层为为乳清蛋白与异麦芽低聚糖的组合材料层；第三包埋层，第三包埋层设置于第二包埋层内且为类胡萝卜素层；内核层，内核层设置于第三包埋层内，内核层为海藻酸钠高分子材料层；通过设置第一包埋层、第二包埋层、第三包埋层和内核层可以在人体内复杂环境进行的防护
一种尿酸益生菌多层包埋结构

[发明专利]高压半导体装置及其制造方法-CN201811453965.0在审
发明人：许健;韦维克;陈柏安;谢克·麦斯坦巴雪;戴许曼·普佳·瑞凡卓;巴提·莫尼卡;席德·内亚兹·依曼 -专利权人：新唐科技股份有限公司
申请日： 2018-11-30 - 公布日： 2020-02-11 - 主分类号： H01L29/78 文献下载
摘要：该高压半导体装置包含半导体基底，具有第一导电类型，第一高压阱设置于半导体基底内且具有与第一导电类型相反的第二导电类型，第一埋层设置于第一高压阱上且具有第一导电类型，第二埋层和第三埋层设置于第一高压阱上且具有第二导电类型，其中第一埋层位于第二埋层与第三埋层之间，外延层设置于半导体基底上，其中第一埋层、第二埋层和第三埋层自半导体基底延伸至外延层内，以及源极区和漏极区设置于第一埋层上且具有第二导电类型。
埋层半导体基底第一导电类型导电类型高压阱高压半导体装置外延层漏极区源极区延伸制造

[发明专利]一种CMOS图像传感器及其制备方法-CN202210654955.3在审
发明人：吕坚;冯燕;杨胜洲;刘佳灿;阙隆成 -专利权人：电子科技大学
申请日： 2022-06-10 - 公布日： 2022-09-20 - 主分类号： H01L31/0352 文献下载
摘要：本发明公开了一种CMOS图像传感器及其制备方法，涉及光电探测技术领域；包括钳位光电二极管和转移晶体管；钳位光电二极管包括P型外延层以及多个像素单元，像素单元包括N型埋层、P型钳位层和P型埋层；多个N型埋层将P型埋层包裹在内，P型钳位层形成于N型埋层的上方；P型外延层将P型钳位层和N型埋层包裹在内基于传统的PPD像元结构进行结构上的改进，通过多个N型埋层将P型埋层包裹在内将P型埋层隔离，增大了光电二极管的耗尽区宽度，从而提高了PN结电容，使得像素单元的量子效率和满阱容量提高，分布在N型埋层内部的P型埋层使得N型埋层更容易在曝光前被耗尽，减小复位噪声。
一种 cmos 图像传感器及其制备方法

[发明专利]电子设备、半导体器件及其制备方法-CN202011591511.7在审
发明人：金华俊;李春旭;林峰 -专利权人：无锡华润上华科技有限公司
申请日： 2020-12-29 - 公布日： 2022-07-01 - 主分类号： H01L29/06 文献下载
摘要：本申请涉及一种电子设备、半导体器件及其制备方法，包括：衬底，具有第一导电类型；第一埋层，具有第二导电类型，形成于衬底中，第二导电类型与第一导电类型相反；第二埋层，具有第二导电类型，形成于第一埋层的上表面，第二埋层的掺杂浓度低于第一埋层的掺杂浓度；第二导电类型阱区，形成于第二埋层上，底部与第二埋层接触；器件层，形成于第二埋层和第二导电类型阱区围成的区域中，器件层包括第一导电类型阱区，第一导电类型阱区形成于第二埋层靠近所述第二导电类型阱区的上表面第二导电类型阱区与第二埋层形成的平面结的击穿电压与第二埋层的掺杂浓度有关，在增加第一埋层的掺杂浓度来降低衬底电流的时候，不会降低该平面结的击穿电压。
电子设备半导体器件及其制备方法

[发明专利]PLDMOS结构及其制造方法-CN201610874757.2在审
发明人：刑军军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-09-30 - 公布日： 2018-04-06 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种PLDMOS结构，其将现有PLDMOS结构中的N型埋层与第P型埋层之间预留空间，使N型埋层与第P型埋层之间具有N型外延层和P型衬底，并且形成N型埋层和没有N型埋层的交替结构。本发明基于BCD350GE薄外延工艺(4.5um)通过对器件下方N型埋层结构的调整进而拉开外围N型埋层和N型埋层之间的空间，从而使得PLDMOS提高耐压40％，本发明能实现器件耐压达到70V以上。
pldmos 结构及其制造方法

[发明专利]双埋层结构的绝缘体上的硅材料、制备及用途-CN200410017239.6无效
发明人：林志浪;张峰;程新利;董业民;陈猛;王曦 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2004-03-26 - 公布日： 2005-01-12 - 主分类号： H01L27/12 文献下载
摘要：本发明涉及了一种双埋层结构的绝缘体上的硅材料、制备及用途。其特征在于：具有双埋层结构，下埋层为连续的绝缘埋层，上埋层为不连续的图形化绝缘埋层。在存在上埋层的SOI局部区域，顶层硅的厚度为0.05～0.4μm，而在不存在上埋层的SOI局部区域，顶层硅的厚度为0.6～20μm，制备方法是以注氧隔离技术制备的具有连续埋层的SOI材料为衬底，硅气相外延生长获得较厚的单晶硅层，再采用图形化SIMOX工艺得到不连续的上埋层结构，或再结合反应离子刻蚀技术以及硅选择性外延工艺将上埋层结构的连续状况转变为不连续的。
双埋层结构绝缘体材料制备用途

[发明专利]采用磷埋层及浓磷埋层技术的双极横向PNP管制作工艺-CN201210535643.7有效
发明人：朱伟民;邓晓军;沈健雄 -专利权人：无锡友达电子有限公司
申请日： 2012-12-12 - 公布日： 2013-05-08 - 主分类号： H01L21/331 文献下载
摘要：本发明公布了一种采用磷埋层及浓磷埋层技术的双极横向PNP管制作工艺，包括如下步骤，投料、氧化、磷埋层光刻、注入、磷埋层退火、硼埋层光刻、注入、浓磷埋层光刻、注入、浓磷埋层退火、N型外延、深磷扩散、隔离扩散采用磷埋层及浓磷埋层技术的双极工艺制作的横向PNP管，其面积可比采用锑埋层技术缩小约35%。
采用磷埋层浓磷埋层技术横向 pnp 制作工艺

[实用新型]一种采用P埋层工艺制作集成IGBT器件-CN201920075705.8有效
发明人：鄢细根;黄种德;陈晓静 -专利权人：厦门中能微电子有限公司
申请日： 2019-01-17 - 公布日： 2020-01-24 - 主分类号： H01L29/739 文献下载
摘要：本实用新型公开的采用P埋层工艺制作集成IGBT器件，包括，P底衬、下隔离一(P埋层)、N+埋层、N外延、硼桥、上隔离、下隔离、外岛，所述P底衬上端设置有N+埋层，所述N+埋层上端设置有下隔离一(P埋层)，所述下隔离一(P埋层)上端设置有N外延，所述下隔离一(P埋层)的上端位于N外延的两边设置有硼桥，所述N+埋层的侧面设置有下隔离，所述N外延两边设置有上隔离，所述N外延上端设置有多晶硅。本实用新型在标准双极电路中上下对通隔离工艺的基础上，同步形成P埋层，以及上隔离硼扩散时，把P埋层通过硼桥引出表面，从而为集成纵向结构的IGBT器件提供了可能，与VDMOS器件相比，由于IGBT具有电导调制效应
隔离上端埋层本实用新型底衬两边电导调制效应侧面设置隔离工艺工艺制作双极电路纵向结构多晶硅硼扩散

[实用新型]一种新型TRIPLE RESURF LDMOS-CN201820105024.7有效
发明人：马中发;彭雨程 -专利权人：西安因变光电科技有限公司
申请日： 2018-01-23 - 公布日： 2018-09-28 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种新型TRIPLE RESURF LDMOS，涉及开关管技术领域，包括：重掺杂衬底和设置在所述重掺杂衬底上的轻掺杂外延层，所述轻掺杂外延层上设有漂移区，所述漂移区上从左到右依次设有掺杂浓度递减的第一埋层、第二埋层和第三埋层，所述第一埋层、第二埋层和第三埋层的上方还设有氧化槽，所述重掺杂衬底、轻掺杂外延层、第一埋层、第二埋层和第三埋层均填充有第一掺杂类型，所述漂移区填充有第二掺杂类型。
埋层轻掺杂外延层漂移区重掺杂衬底本实用新型掺杂类型填充击穿电压开关管氧化槽递减掺杂

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 2401 条