“单精度浮点数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1050203个，建议您升级VIP下载更多相关专利

[发明专利]浮点舍入处理器、方法、系统和指令-CN201180075796.1有效
发明人： J·C·三额詹;C·S·安德森;R·凡伦天;B·L·托尔;A·格雷德斯廷;S·卢巴诺维奇;B·艾坦 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2018-06-15 - 主分类号： G06F9/06 文献下载
摘要：一方面，方法包括接收浮点舍入指令。浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量，并且指示目的地存储位置。响应于浮点舍入指令，结果被存储在目的地存储位置中。结果包括一个或多个经舍入的结果浮点数据元素。一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。公开了其它方法、装置、系统和指令。 1
舍入浮点数据浮点指令存储位置小数点指令指示处理器存储响应

[发明专利]用于执行人工神经网络正向运算的装置及方法-CN201710927338.5有效
发明人：陈天石;刘少礼;王在;胡帅 -专利权人：上海寒武纪信息科技有限公司
申请日： 2017-07-20 - 公布日： 2020-07-03 - 主分类号： G06F9/30 文献下载
摘要：本披露提供了一种用于执行人工神经网络正向运算的装置，包括浮点数据统计模块、浮点数据转换单元和浮点数据运算模块。本披露提供的技术方案具有计算速度快，效率高的优点。
用于执行人工神经网络正向运算装置方法

[发明专利]一种用于执行人工神经网络正向运算的装置及方法-CN201710927336.6有效
发明人：陈天石;刘少礼;王在;胡帅 -专利权人：安徽寒武纪信息科技有限公司
申请日： 2017-07-20 - 公布日： 2020-12-29 - 主分类号： G06N3/04 文献下载
摘要：本披露提供了一种用于执行人工神经网络正向运算的装置，包括浮点数据统计模块、浮点数据转换单元和浮点数据运算模块。本披露提供的技术方案具有计算速度快，效率高的优点。
一种用于执行人工神经网络正向运算装置方法

[发明专利]半导体器件-CN201710286489.7在审
发明人：佐野启一郎 -专利权人：瑞萨电子株式会社
申请日： 2017-04-27 - 公布日： 2017-11-24 - 主分类号： G06F5/01 文献下载
摘要：当由软件执行浮点数据和整数数据的数值类型的转换运算时，CPU的负荷变重。该半导体器件包括存储器、耦合到存储器的总线、耦合到所述总线的总线主设备、以及耦合到总线的转换运算电路。转换运算电路包括浮点数据加减法器、整数数据加减法器、以及移位运算器。半导体器件将浮点数据转换成整数数据或将整数数据转换成浮点数据，无需采用浮点数据的乘法器和除法器。
半导体器件

[发明专利]用于处理浮点数的系统、浮点数处理方法及装置-CN201810184557.3在审
发明人：王少星 -专利权人：北京京东尚科信息技术有限公司;北京京东世纪贸易有限公司
申请日： 2018-03-06 - 公布日： 2019-09-13 - 主分类号： G06F7/483 文献下载
摘要：本申请实施例公开了用于处理浮点数的系统、浮点数处理方法及装置。该系统的一具体实施方式包括：图形处理器，用于接收中央处理器发送的待处理浮点数，对待处理浮点数执行数学运算，得到运算结果，将运算结果转化为颜色数据，向中央处理器输出所述颜色数据；中央处理器，用于读取颜色数据该实施方式使得图形处理器分担了中央处理器的浮点数运算的任务。
浮点数颜色数据中央处理器图形处理器运算结果中央处理器输出读取结果数据数学运算运算转化分担发送申请

[发明专利]JavaScript运算中浮点数据处理方法、装置及电子设备-CN201911297808.X在审
发明人：许家淇 -专利权人：广东三维家信息科技有限公司
申请日： 2019-12-16 - 公布日： 2020-04-28 - 主分类号： G06F7/483 文献下载
摘要：本发明提供了一种JavaScript运算中浮点数据处理方法、装置及电子设备，涉及计算机技术领域，包括获取待运算浮点数据，并将待运算浮点数据转化成对应的字符串数据；以字符串数据的小数点为标记位，获取字符串数据的小数位数；基于字符串数据的小数位数将字符串数据转化为与待运算浮点数据对应的待运算整数，并基于待运算整数进行运算。本发明有效提高了浮点数据的计算准确性。
javascript 运算浮点数据处理方法装置电子设备

[发明专利]自定义浮点数及其计算方法和硬件结构-CN201910114677.0在审
发明人：张煜祺;刘功申 -专利权人：上海交通大学
申请日： 2019-02-14 - 公布日： 2019-06-18 - 主分类号： G06F7/485 文献下载
摘要：本发明提供了一种具有共享指数的自定义浮点数，把基于32‑bit浮点数的神经网络模型压缩到8‑bit，大幅度压缩了模型的大小的同时降低运算操作复杂度。在自定义的浮点数运算中，采用的是整数乘法和加法运算。与32‑bit浮点数乘法相比，自定义浮点数的乘法运算节省了17倍的能量消耗，30倍芯片面积；加法运算节省28倍能量消耗，116倍芯片面积。自定义浮点数有助于在片上缓冲器中保持4倍以上的参数。在硬件实现中，结合8‑bit的自定义浮点数与乘法器封装结构，实现在运算单元CU上运算增快整个神经网络的运行速度和吞吐量。
浮点数自定义加法运算能量消耗运算缓冲器神经网络模型芯片片外存储器压缩乘法运算封装结构内存带宽神经网络网络参数硬件结构硬件实现运算操作运算单元整数乘法乘法器复杂度连接层乘法吞吐量传输共享

[发明专利]一种数据处理方法、装置、设备及存储介质-CN202211584238.4在审
发明人：任子木 -专利权人：腾讯科技（深圳）有限公司
申请日： 2022-12-09 - 公布日： 2023-10-27 - 主分类号： G06F7/487 文献下载
摘要：该方法至少包括：确定当前运算操作对应的运算关系为乘加运算关系时，获得当前运算操作对应的第一浮点数、第二浮点数和第三浮点数；对第一浮点数和第二浮点数进行乘法运算，获得乘法结果，并确定乘法结果的指数与第三浮点数的指数之间的第一指数差；从预设的各移位量区间中，选取出与第一指数差相匹配第一移位量区间，并基于第一移位量区间，对乘法结果和第三浮点数进行加法运算，获得当前运算操作的运算结果。
一种数据处理方法装置设备存储介质

[发明专利]基于静态配置数字电路的浮点数乘累加控制方法及系统-CN202110707511.7有效
发明人：马向华;边立剑;王文好 -专利权人：上海安路信息科技股份有限公司
申请日： 2021-06-24 - 公布日： 2022-03-11 - 主分类号： G06F7/485 文献下载
摘要：本发明提供了一种基于静态配置数字电路的浮点数乘累加控制方法，应用于乘累加器，所述乘累加器包括浮点数加法器，包括计算临时寄存器的所有输入周期和所有输出周期，若所述乘累加器的最后一次加运算的运行周期与任意所述输入周期相同，将所述浮点数加法器在最后一次加运算的运行周期输出的数据作为寄存数据寄存到所述临时寄存器中，若所述乘累加器的最后一次加运算的运行周期与任意所述输出周期相同，将所述临时寄存器中对应周期存储的数据作为所述浮点数加法器的第一输入值，将所述浮点数加法器在最后一次加运算的运行周期输出的数据作为所述浮点数加法器的第二输入值，极大的节约了硬件资源的使用。本发明还提供了一种浮点数乘累加控制系统。
基于静态配置数字电路浮点累加控制方法系统

[发明专利]卷积神经网络加速器-CN202011090777.3有效
发明人：程文韶;邹尔博;孙钢波;徐寅;王洪 -专利权人：华中光电技术研究所（中国船舶重工集团公司第七一七研究所）
申请日： 2020-10-13 - 公布日： 2022-12-23 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种卷积神经网络加速器，包含输入特征图缓存，权重缓存，输出特征图缓存，核心运算模块，控制模块，定点数转浮点数模块，浮点数转定点数模块和整数转定点数模块。通过定点数转浮点数模块，浮点数转定点数模块和整数转定点数模块解决了卷积神经网络加速器和CPU切换时需要消耗大量时间进行数据格式转换的问题和原始输入特征图转换位定点数需要消耗大量时间进行数据格式转换的问题
卷积神经网络加速器

[发明专利]用于多种格式的浮点运算的硬件-CN202110195149.X在审
发明人：阿卜杜勒卡迪尔·乌特库·迪里尔;克里希纳库马尔·纳拉亚南·奈尔;托马斯·马克·乌尔里希;拉凯什·科姆拉韦利;汪钊 -专利权人：脸谱公司
申请日： 2021-02-19 - 公布日： 2021-08-20 - 主分类号： G06F7/57 文献下载
摘要：本申请公开了用于多种格式的浮点运算的硬件。第一格式表示的浮点数被接收。基于浮点数的浮点格式类型的标识，识别第一格式表示的不同组成部分。第一格式表示的不同组成部分被放置在浮点数的第二格式表示的相应组成部分中，其中，第二格式表示的总位数大于第一格式表示的总位数。用一个或更多个零位填充第二格式表示的至少一个组成部分。第二格式表示的浮点数被存储在寄存器中。使用浮点数的第二格式表示的乘法被执行。
用于多种格式浮点运算硬件

[发明专利]一种生成随机数的方法和装置-CN201710293777.5有效
发明人：谭健文 -专利权人：广州酷狗计算机科技有限公司
申请日： 2017-04-28 - 公布日： 2020-04-24 - 主分类号： G06F7/58 文献下载
摘要：所述方法包括：随机生成第一预设位数的第一整数；通过将所述第一整数与预设数值进行逻辑运算，将所述第一整数转化为位于第一预设区间内的第一浮点数，其中，所述第一预设区间为[0.5,1)或(‑1,‑0.5]；根据赋值bzhi指令和所述第一整数的最高位的数值，得到第二浮点数，其中，所述第二浮点数为零或者区间调整偏移量；将所述第一浮点数与所述第二浮点数相加，得到位于第二预设区间内的所述第一预设位数的浮点数，作为随机数生成结果
一种生成随机数方法装置

[发明专利]一种Posit浮点数处理器-CN202010348464.7有效
发明人：梁峰;赵科芃;吴斌;张国和;孙齐伟 -专利权人：西安交通大学
申请日： 2020-04-27 - 公布日： 2023-05-30 - 主分类号： G06F7/483 文献下载
摘要：本申请提供了一种Posit浮点数处理器，涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括：解码电路、运算电路以及编码电路；所述解码电路用于根据CPU的计算指令，获取参与运算的多个目标Posit浮点数，并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据用于根据所述计算指令，对接收的所述解码电路输出的多个中间数据进行运算，得到以补码形式的中间数据表示的运算结果；所述编码电路，用于根据所述计算指令中的指定格式，将所述运算结果转换为所述指定格式的Posit浮点数
一种 posit 浮点处理器

[发明专利]压缩和解压缩数字序列的方法-CN200580030518.9无效
发明人：罗宾·贝尔洪;格来戈瓦·保罗;塞德里克·斯纳;克劳德·赛亚特 -专利权人：易斯普维
申请日： 2005-09-13 - 公布日： 2007-08-15 - 主分类号： H03M7/30 文献下载
摘要：本发明涉及压缩和解压缩浮点数序列的方法。压缩方法包括以下步骤：确定上述序列的浮点数的最小值和最大值，确定量化步骤的值作为上述最小值和最大值的函数，通过在上述最小和最大值之间线性量化浮点数并采用上述量化步骤的值压缩上述序列的每个浮点数，将上述压缩步骤中得到的每个压缩值插入二进序列
压缩和解数字序列方法

[发明专利]一种神经网络模型训练方法及装置-CN201910808066.6在审
发明人：张渊;谢迪;浦世亮 -专利权人：杭州海康威视数字技术股份有限公司
申请日： 2019-08-29 - 公布日： 2021-03-05 - 主分类号： G06N3/04 文献下载
摘要：在进行神经网络模型训练时，对输入每个网络层的第一激活量和每个网络层的网络权值进行整型定点编码，编码后的第一激活量和网络权值为具有指定位宽的整型定点数据，则在进行运算时，所涉及到的矩阵乘法、矩阵加法等运算都采用整型定点格式，整型定点数据的位宽明显少于单精度浮点数据的位宽，因此，可以大幅地降低运行神经网络模型需要的硬件资源开销。
一种神经网络模型训练方法装置