“R·凡伦天”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果161个，建议您升级VIP下载更多相关专利

[发明专利]用于8位浮点矩阵点积指令的装置、方法和系统-CN202310859375.2在审
发明人： N·梅勒普迪;A·F·海内克;R·凡伦天;M·J·查尼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-12-08 - 公布日： 2023-10-13 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于8位浮点矩阵点积指令的装置、方法和系统。描述了涉及8位浮点矩阵点积指令的系统、方法和装置。处理器实施例包括：取出电路，用于取出指令，该指令具有用于指定操作码和具有单精度元素的目的地矩阵的位置、第一源矩阵的位置和第二源矩阵的位置的字段，源矩阵具有各自包括8位浮点值的四元组的元素，该操作码用于指示执行电路用于引起：对于第一源矩阵的每个元素和第二源矩阵的对应元素，将8位浮点值转换为单精度值，将不同对的经转换的单精度值相乘以生成多个结果，并且将结果与目的地矩阵的对应元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如操作码所指定地对经解码的指令作出响应。
用于浮点矩阵指令装置方法系统

[发明专利]用于点积操作的系统、方法和装置-CN201780086894.2有效
发明人： R·凡伦天;D·鲍姆;Z·斯波伯;J·考博尔;E·乌尔德-阿迈德-瓦尔;B·L·托尔;M·J·查尼;M·阿德尔曼;B·泽维;A·海内克;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2017-07-01 - 公布日： 2023-09-19 - 主分类号： G06F9/30 文献下载
摘要：本文中详述的实施例涉及矩阵操作。例如，详述了对矩阵(片)点积操作的指令支持的实施例。示例性指令包括：计算有符号字的点积，并利用饱和累加在双字中；计算字节的点积，并利用饱和累加到双字中，其中，输入字节可以是有符号或无符号的，并且双字累加具有输出饱和；等等。
用于操作系统方法装置

[发明专利]可中断和可重启矩阵乘法指令、处理器、方法和系统-CN202310736741.5在审
发明人： E·T·格罗科斯基;A·K·米什拉;R·凡伦天;M·J·查尼;小西蒙·C·史迪力 -专利权人：英特尔公司
申请日： 2017-06-06 - 公布日： 2023-09-05 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了可中断和可重启矩阵乘法指令、处理器、方法和系统。一方面的处理器包括解码单元，用于对矩阵乘法指令解码。矩阵乘法指令用于指示第一源矩阵的第一存储器位置、用于指示第二源矩阵的第二存储器位置、并且用于指示将存储结果矩阵的第三存储器位置。处理器还包括执行单元，与解码单元耦合。执行单元用于响应于矩阵乘法指令进行以下操作：在中断之前将第一和第二源矩阵的部分相乘，并且响应于中断而存储完成进展指示符。完成进展指示符用于指示在中断之前将已经完成的将第一和第二源矩阵相乘以及将对应的结果数据存储到第三存储器位置中的进展的量。
中断可重启矩阵乘法指令处理器方法系统

[发明专利]浮点舍入处理器、方法、系统和指令-CN201810527017.0有效
发明人： J·C·三额詹;C·S·安德森;R·凡伦天;B·L·托尔;A·格雷德斯廷;S·卢巴诺维奇;B·艾坦 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2023-08-22 - 主分类号： G06F9/30 文献下载
摘要：一方面，方法包括接收浮点舍入指令。浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量，并且指示目的地存储位置。响应于浮点舍入指令，结果被存储在目的地存储位置中。结果包括一个或多个经舍入的结果浮点数据元素。一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。公开了其它方法、装置、系统和指令。
浮点处理器方法系统指令

[发明专利]用于指令处理的处理器核、方法和系统-CN201910549000.X有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔;B·L·托尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2023-07-28 - 主分类号： G06F9/30 文献下载
摘要：一种装置，包括用于执行第一指令和第二指令的执行单元。该执行单元包括输入寄存器空间，该输入寄存器空间用于存储在执行第一指令时要复制的第一数据结构，且用于存储在执行第二指令时要复制的第二数据结构。第一和第二数据结构均是紧缩数据结构。第一紧缩数据结构的数据值是第二紧缩数据结构的数据值的两倍大。该执行单元还包括复制逻辑电路，用于在执行第一指令时复制第一数据结构以创建第一复制数据结构，并用于在执行第二数据指令时复制第二数据结构以创建第二复制数据结构。该执行单元还包括掩码逻辑电路，用于在第一粒度下对第一复制数据结构进行掩码操作，并在第二粒度下对第二复制数据结构进行掩码操作。第二粒度是第一粒度的一半。
用于指令处理处理器方法系统

[发明专利]在不同的粒度水平下对数据值进行广播和掩码的指令执行-CN202310408972.3在审
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔;B·L·托尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2023-07-11 - 主分类号： G06F9/30 文献下载
摘要：公开了在不同的粒度水平下对数据值进行广播和掩码的指令执行。一种装置，包括用于执行第一、第二指令的执行单元。执行单元包括输入寄存器空间，用于存储在执行第一指令时要复制的第一紧缩数据结构，且用于存储在执行第二指令时要复制的第二紧缩数据结构。第一紧缩数据结构的数据值是第二紧缩数据结构的数据值的两倍大。执行单元还包括复制逻辑电路，用于在执行第一指令时复制第一数据结构以创建第一复制数据结构，并用于在执行第二数据指令时复制第二数据结构以创建第二复制数据结构。执行单元还包括掩码逻辑电路，用于在第一粒度下对第一复制数据结构进行掩码操作，并在第二粒度下对第二复制数据结构进行掩码操作。第二粒度是第一粒度的一半。
不同粒度水平数据进行广播掩码指令执行

[发明专利]用于片矩阵乘法和累加的系统、方法和装置-CN202310280501.9在审
发明人： R·凡伦天;Z·斯波伯;M·J·查尼;B·L·托尔;R·拉波波特;S·什沃茨曼;D·鲍姆;I·亚诺弗;E·乌尔德-阿迈德-瓦尔;M·阿德尔曼;J·考博尔;Y·戈比尔;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2017-07-01 - 公布日： 2023-05-23 - 主分类号： G06F17/16 文献下载
摘要：本申请公开了用于片矩阵乘法和累加的系统、方法和装置。具体而言，讨论了矩阵(片)乘法累加和负版本矩阵(片)乘法累加。例如，在一些实施例中，详述了：解码电路，用于对指令解码，该指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所标识的源/目的地矩阵操作数中并将所标识的源/目的地矩阵操作数的未配置列归零。
用于矩阵乘法累加系统方法装置

[发明专利]用于16比特浮点矩阵点积指令的装置、方法和系统-CN202180052812.9在审
发明人： A·F·海内克;R·凡伦天;M·J·查尼;M·阿德尔曼;C·J·休斯;E·吉奥加纳斯;Z·斯波伯;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-08-26 - 公布日： 2023-05-09 - 主分类号： G06F9/30 文献下载
摘要：描述涉及16比特浮点矩阵点积指令的系统、方法和装置。在一个实施例中，处理器包括：取得电路，取得单个指令，具有指定操作码以及具有单精度元素的M×N的目的地矩阵、M×K的第一源矩阵和K×N的第二源矩阵的位置的字段，源矩阵具有各自包括一对半精度浮点值的元素，操作码指示执行电路：对于第一源矩阵的每个元素和第二源矩阵的对应元素，使半精度浮点值转换为单精度值，使来自对中的第一值的经转换的单精度值一起相乘生成第一结果，使来自对中的第二值的经转换的单精度值一起相乘生成第二结果，以及使第一结果和第二结果与目的地矩阵的对应元素的先前内容累加；解码电路，对取得的指令解码；以及执行电路，如操作码指定地响应经解码的指令。
用于 16 比特浮点矩阵指令装置方法系统

[发明专利]BFLOAT16分类和操纵指令-CN202210906480.2在审
发明人： M·阿德尔曼;A·海内克;R·凡伦天;Z·斯波伯;A·格雷德斯廷;M·查尼;E·吉奥加纳斯;D·卡拉姆卡;C·休斯;C·安德森 -专利权人：英特尔公司
申请日： 2022-07-29 - 公布日： 2023-04-04 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了BFLOAT16分类和操纵指令。描述了用于使用单个指令进行BF16分类或操纵的技术。示例性指令包括用于以下各项的字段：操作码、紧缩数据源操作对象的位置的标识、要执行的一个或多个分类检查的指示、以及紧缩数据目的地操作对象的标识，其中，操作码用于指示出执行电路要进行：针对紧缩数据源操作对象的每个数据元素位置、根据所指示的一个或多个分类检查来执行分类，以及将分类的结果存储在目的地操作对象的对应数据元素位置中。
bfloat16 分类操纵指令

[发明专利]用于16比特浮点矩阵点积指令的装置、方法和系统-CN202211025708.3在审
发明人： M·阿德尔曼;R·凡伦天;D·鲍姆;A·格雷德斯廷;S·卢巴诺维奇;R·舍米;Z·司珀勃;A·海内克;C·休斯;E·吉奥加纳斯;M·查尼;A·纳尔基斯;R·拉波波特;B·济夫;Y·波拉克;N·贾殷;Y·阿克豪里;B·加内什;R·普尔纳查得兰;G·布杜赫 -专利权人：英特尔公司
申请日： 2022-08-25 - 公布日： 2023-03-31 - 主分类号： G06F17/16 文献下载
摘要：本申请公开了用于16比特浮点矩阵点积指令的装置、方法和系统。系统、方法和装置涉及基于稀疏度的FMA。在一些示例中，单个FMA指令的实例具有用于操作码的一个或多个字段、用于标识源/目的地矩阵操作对象的一个或多个字段、用于标识第一多个源矩阵操作对象的一个或多个字段、用于标识第二多个矩阵操作对象的一个或多个字段，其中，操作码用于指示出执行电路要进行：基于来自第二多个矩阵操作对象中的第一矩阵操作对象的稀疏度控制，从第一多个源矩阵操作对象选择数据元素的适当子集；以及执行FMA。
用于 16 比特浮点矩阵指令装置方法系统

[发明专利]BFLOAT16比较指令-CN202210908963.6在审
发明人： A·海内克;M·阿德尔曼;R·凡伦天;Z·斯波伯;A·格雷德斯廷;M·查尼;E·吉奥加纳斯;D·卡拉姆卡;C·休斯;C·安德森 -专利权人：英特尔公司
申请日： 2022-07-29 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了BFLOAT16比较指令。描述了用于比较BF16数据元素的技术。示例性BF16指令包括用于以下各项的字段：操作码、第一紧缩数据源操作对象的位置的标识、以及第二紧缩数据源操作对象的位置的标识，其中，操作码用于指示出执行电路要进行：针对紧缩数据源操作对象的特定数据元素位置执行该位置处的数据元素的比较，以及基于该比较来更新标志寄存器。
bfloat16 比较指令

[发明专利]BFLOAT16平方根和/或平方根倒数指令-CN202210908969.3在审
发明人： M·阿德尔曼;A·海内克;R·凡伦天;Z·斯波伯;A·格雷德斯廷;M·查尼;E·吉奥加纳斯;D·卡拉姆卡;C·休斯;C·安德森 -专利权人：英特尔公司
申请日： 2022-07-29 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了BFLOAT16平方根和/或平方根倒数指令。描述了用于响应于指令而对BF16数据元素执行平方根或平方根倒数计算的技术。指令的示例是这样的指令：该指令具有用于以下各项的字段：操作码、紧缩数据源操作对象的位置的标识、以及紧缩数据目的地操作对象的标识，其中，操作码用于指示出执行电路要进行：针对紧缩数据源操作对象的每个数据元素位置执行该位置中的BF16数据元素的平方根值的计算，以及将每个平方根的结果存储到紧缩数据目的地操作对象的对应数据元素位置中。
bfloat16 平方根倒数指令

[发明专利]BFLOAT16融合乘法指令-CN202210906473.2在审
发明人： A·海内克;M·阿德尔曼;R·凡伦天;Z·斯波伯;A·格雷德斯廷;M·查尼;E·吉奥加纳斯;D·卡拉姆卡;C·休斯;C·安德森 -专利权人：英特尔公司
申请日： 2022-07-29 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了BFLOAT16融合乘法指令。描述了用于响应于指令而执行BF16FMA的技术。在一些示例中，指令包括用于以下各项的字段：操作码、紧缩数据源/目的地操作对象(第一源)的位置的标识、第二紧缩数据源操作对象的位置的标识、第三紧缩数据源操作对象的位置的标识、以及紧缩数据源/目的地操作对象的位置的标识，其中，操作码用于指示出操作对象排序并且指示出执行电路要进行：针对每一数据元素位置使用第一、第二和第三源操作对象执行BF16值融合乘法‑累加操作，以及将结果存储在源/目的地操作对象的对应数据元素位置中。
bfloat16 融合乘法指令

[发明专利]BFLOAT16算术指令-CN202210906476.6在审
发明人： A·海内克;M·阿德尔曼;R·凡伦天;Z·斯波伯;A·格雷德斯廷;M·查尼;E·吉奥加纳斯;D·卡拉姆卡;C·休斯;C·安德森 -专利权人：英特尔公司
申请日： 2022-07-29 - 公布日： 2023-03-03 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了BFLOAT16算术指令。描述了用于对BF16值执行算术操作的技术。示例性指令包括用于以下各项的字段：操作码、第一紧缩数据源操作对象的位置的标识、第二紧缩数据源操作对象的位置的标识、以及紧缩数据目的地操作对象的位置的标识，其中，操作码用于指示出算术操作执行电路要进行：针对所标识的紧缩数据源操作对象的每个数据元素位置、按BF16格式对该数据元素位置中的BF16数据元素执行算术操作，以及将每个算术操作的结果存储到所标识的紧缩数据目的地操作对象的对应数据元素位置中。
bfloat16 算术指令

[发明专利]用于向量紧缩双复数乘复数乘法和双复数乘复数共轭乘法的装置和方法-CN202210602287.X在审
发明人： V·R·马杜里;R·凡伦天;M·J·查尼 -专利权人：英特尔公司
申请日： 2022-05-30 - 公布日： 2022-12-27 - 主分类号： G06F7/523 文献下载
摘要：用于将复数和复共轭的紧缩实部和虚部相乘的装置和方法。例如，处理器的一个实施例包括：解码器，用于对第一指令解码以生成经解码的指令；第一源寄存器，用于存储第一多个紧缩实数据元素和紧缩虚数据元素；第二源寄存器，用于存储第二多个紧缩实数据元素和紧缩虚数据元素；以及执行电路，用于执行经解码的指令。执行电路包括：乘法器电路，用于将第一源寄存器和第二源寄存器中的所选择的实数据元素和虚数据元素相乘以生成多个实乘积和虚乘积；加法器电路，用于：将各实乘积和虚乘积相加/相减；根据指令的立即数对结果缩放；对经缩放的结果舍入；以及饱和电路，用于使经舍入的结果饱和。
用于向量紧缩复数乘法共轭装置方法

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 161 条