“伪栅结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9551576个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201710228370.4在审
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-04-10 - 公布日： 2018-10-23 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括用于形成核心器件的核心区以及用于形成周边器件的周边区；通过沉积工艺在基底上形成栅氧化层；在栅氧化层上形成伪栅电极层；在伪栅电极层露出的基底上形成层间介质层，层间介质层露出伪栅电极层顶部；去除伪栅电极层；去除核心区栅氧化层。在半导体结构的制造中，通常在形成栅氧化层之前对基底进行阈值电压离子注入工艺，且形成栅氧化层的工艺通常为热氧化工艺，本发明通过沉积工艺在基底上形成栅氧化层，相比热氧化工艺，沉积工艺的工艺温度较低，即热预算较少
栅氧化层基底伪栅电极层阈值电压离子注入工艺半导体结构沉积热氧化工艺核心区去除层间介质层核心器件周边器件注入离子介质层敏感度周边区即热预算制造

[发明专利]一种改善IO栅氧损伤的方法-CN202210097248.9在审
发明人：张鹏 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-01-27 - 公布日： 2022-05-17 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种改善IO栅氧损伤的方法，在半导体结构上形成一层栅氧层；在栅氧层上形成多个相互间隔的伪栅极；刻蚀去除伪栅极，形成凹槽，将位于伪栅极下方的栅氧层暴露；形成一层牺牲氧化层覆盖凹槽的表面；凹槽底部的栅氧层被覆盖；形成光阻层覆盖半导体结构，之后显影定义出IO区域和core区域；显影后IO区域被光阻层覆盖；刻蚀去除core区域的牺牲氧化层和栅氧层；去除IO区域剩余的光阻层，同时IO区域的牺牲氧化层被去除。本发明在伪栅极去除后、光阻覆盖前，在栅氧上面额外生长一层牺牲氧化层，避免湿法刻蚀液中的DHF直接接触IO区域的栅氧层，通过精确控制牺牲氧化层的厚度使其恰好被去除，保留栅氧层，从而达到兼顾IO栅氧的质量和厚度的目的
一种改善 io 损伤方法

[发明专利]晶体管的形成方法-CN201510005016.6有效
发明人：周飞;居建华 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-06 - 公布日： 2019-05-28 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种晶体管的形成方法，包括：提供衬底；在所述衬底上形成伪栅结构；在所述伪栅结构两侧的衬底中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口；在所述开口底部形成铪基高介电层，作为栅介电层；进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第一退火中，氧离子补充到铪基介电层内的氧空位中，减少了氧空位造成的陷阱数量。第二退火中，氢离子补充到栅介电层与衬底之间的界面中，减少界面态缺陷造成的陷阱数量，可以优化晶体管性能。
晶体管形成方法

[发明专利]半导体电阻及其制造方法-CN201611046393.5有效
发明人：李勇 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-11-23 - 公布日： 2020-05-08 - 主分类号： H01L23/64 文献下载
摘要：所述方法包括：提供衬底结构，其包括具有阱区的衬底和在阱区上的鳍片结构，鳍片结构包括半导体鳍片及其表面上的绝缘层；在鳍片结构的两个端部上分别形成第一和第二伪栅结构；形成具有第一和第二开口的掩模层，第一开口使得第一伪栅结构以及鳍片结构与第一伪栅结构邻接的部分露出，第二开口使得第二伪栅结构以及鳍片结构与第二伪栅结构邻接的部分露出；以掩模层为掩模对鳍片结构露出的部分进行刻蚀，以形成第一和第二凹陷；去除掩模层，并在第一和第二凹陷中外延半导体材料，以分别形成第一和第二接触区
半导体电阻及其制造方法

[发明专利]半导体器件及其形成方法-CN201910295434.1在审
发明人：王楠 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-04-12 - 公布日： 2020-10-23 - 主分类号： H01L21/336 文献下载
摘要：本发明一种半导体器件及其形成方法，包括步骤：提供衬底，所述衬底包括器件密集区和器件稀疏区，且所述衬底上形成有鳍部；在所述衬底上形成伪栅结构，所述伪栅结构横跨所述鳍部；在所述器件密集区的所述伪栅结构两侧的所述鳍部内形成第一沟槽，同时在所述器件稀疏区的所述伪栅结构两侧的所述鳍部内形成第二沟槽；在所述第一沟槽和所述第二沟槽内形成第一应力层；在所述伪栅结构的侧壁上形成牺牲侧墙；在所述第二沟槽的所述第一应力层上形成第二应力层；去除所述牺牲侧墙
半导体器件及其形成方法

[发明专利]MOS晶体管的形成方法-CN201510292970.8有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-06-01 - 公布日： 2019-03-12 - 主分类号： H01L21/28 文献下载
摘要：一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅结构，所述伪栅结构两侧具有足状的底部；在所述半导体衬底上和所述伪栅结构周边形成层间介质层，所述层间介质层上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构以形成凹槽，所述凹槽两侧具有足状的底角；在所述凹槽的底部形成界面层；在所述凹槽的底部和侧壁形成高k介质层，所述高k介质层覆盖所述界面层；在所述高k介质层上形成第一扩散阻挡层；采用溅射方法对所述第一扩散阻挡层正对所述凹槽槽口的部分进行离子轰击处理
mos 晶体管形成方法

[发明专利]一种半导体结构及其制造方法-CN201310282319.3有效
发明人：梁擎擎;金智;钟汇才;朱慧珑;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2013-07-06 - 公布日： 2018-07-13 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体结构的制造方法。在衬底上形成一层石墨烯，形成伪栅、侧墙、源/漏区、源/漏延伸区，刻蚀源/漏区暴露出的石墨烯，形成第一介质层，再去除伪栅以及伪栅下面的石墨烯，形成栅介质层和栅电极，形成第二介质层，最后刻蚀接触孔，填充接触孔以形成接触塞相应地，本发明还提供了一种半导体结构，利于减小源/漏延伸区的寄生电阻和寄生电容。
半导体结构石墨烯伪栅漏延伸区介质层填充接触孔寄生电容寄生电阻栅介质层源/漏区接触孔接触塞刻蚀源栅电极侧墙衬底减小刻蚀漏区去除制造暴露

[发明专利]半导体结构及其形成方法-CN201710087343.X有效
发明人：李勇;洪中山 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-02-17 - 公布日： 2019-12-31 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底和位于衬底上的鳍部；在衬底上形成隔离结构；形成横跨鳍部且覆盖鳍部部分顶部和侧壁表面的伪栅结构；在伪栅结构侧壁上形成侧墙；形成侧墙后在隔离结构上形成露出鳍部顶部的第一介质层；形成第一介质层后在伪栅结构两侧鳍部内形成凹槽；在凹槽内形成掺杂外延层；形成掺杂外延层后在第一介质层上形成第二介质层，和第一介质层构成层间介质层；去除伪栅结构，在层间介质层内形成开口；在开口内填充金属层形成金属栅极结构在伪栅结构两侧鳍部内形成凹槽的过程中，第一介质层对隔离结构起到保护作用，避免侧墙下方出现因隔离结构损耗所产生的缝隙，从而避免金属层通过缝隙与掺杂外延层发生桥接。
介质层鳍部伪栅结构隔离结构掺杂外延层侧墙衬底半导体结构层间介质层开口金属栅极结构填充金属层侧壁表面金属层侧壁桥接去除横跨覆盖

[发明专利]一种半导体器件的制造方法-CN201310190221.5有效
发明人：禹国宾 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-21 - 公布日： 2018-11-16 - 主分类号： H01L21/28 文献下载
摘要：该方法包括：步骤S101、提供包括I/O区和核心区的半导体衬底，形成位于I/O区的栅氧化层和位于栅氧化层之上的保护层；步骤S102、形成位于核心区的伪界面层；步骤S103、在保护层和伪界面层之上分别形成包括伪栅极的伪栅极结构，并在伪栅极结构之间形成层间介电层；步骤S104、去除所述伪栅极；步骤S105、去除伪界面层位于核心区的栅极区域的部分；步骤S106、去除保护层位于I/O区的栅极区域的部分。该方法通过在I/O区的栅氧化层上方形成保护层，可以在去除位于核心区的伪界面层时保护栅氧化层免受损害，相对于现有技术，简化了工艺，提高了生产效率。
一种半导体器件制造方法

[发明专利]半导体器件的形成方法-CN201410308810.3有效
发明人：赵杰 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-06-30 - 公布日： 2018-03-30 - 主分类号： H01L21/283 文献下载
摘要：一种半导体器件的形成方法，包括提供衬底，所述衬底表面形成有伪栅结构；对所述伪栅结构两侧的衬底进行掺杂形成掺杂区；在所述衬底表面以及伪栅结构表面形成层间介质层；对所述层间介质层以及掺杂区进行第一步退火处理，提高层间介质层的致密度，且第一次激活掺杂区的掺杂离子；去除所述伪栅结构直至暴露出衬底表面，在所述层间介质层内形成凹槽；在所述凹槽底部的衬底表面形成栅介质层；对所述栅介质层以及掺杂区进行第二步退火处理，本发明在不增加热预算的情况下，提高层间介质层和栅介质层的性能，且防止掺杂区的掺杂离子过度扩散，优化半导体器件的电学性能和可靠性。
半导体器件形成方法

[发明专利]一种半导体器件及其形成方法-CN201811418850.8在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-11-26 - 公布日： 2020-06-02 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例在形成覆盖伪栅结构的隔离墙前，刻蚀伪栅结构两侧的鳍部到第二高度，使得形成的隔离墙除了覆盖伪栅结构的侧壁还可以延伸到伪栅结构下方的鳍部侧面，由此，能够更好的隔离栅极结构和源区以及漏区。
一种半导体器件及其形成方法

[发明专利]半导体结构及其形成方法、电阻存储器-CN201310713307.1有效
发明人：三重野文健 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-20 - 公布日： 2018-07-06 - 主分类号： H01L45/00 文献下载
摘要：一种半导体结构及其形成方法、电阻存储器，其中半导体结构的形成方法包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上形成第一伪栅，在第二区域的半导体衬底上形成第二伪栅；形成覆盖半导体衬底的介质层，所述介质层的表面与第一伪栅和第二伪栅的表面平齐；去除第一伪栅，形成第一凹槽；在第一凹槽内形成金属栅极；去除第二伪栅，形成第二凹槽；在第二凹槽内形成电阻存储器，所述电阻存储器包括：位于第二凹槽的侧壁和底部的第一金属层
伪栅电阻存储器衬底半导体半导体结构第一金属层第二区域第一区域制作工艺介质层阻变层去除第二金属层表面平齐金属栅极晶体管侧壁兼容节约覆盖制作

[实用新型]晶圆的测试结构-CN202220300059.2有效
发明人：于江勇;张小麟;代佳;张欣慰;周源;罗胡瑞 -专利权人：北京燕东微电子科技有限公司
申请日： 2022-02-15 - 公布日： 2022-06-14 - 主分类号： H01L23/544 文献下载
摘要：本公开提供了一种晶圆的测试结构，包括位于半导体层上并沿第一方向间隔排列的第一伪栅和第二伪栅；第一伪侧墙，位于第一伪栅的外围；第二伪侧墙，位于第二伪栅的外围，至少部分第一伪侧墙与第二伪侧墙相对设置；位于半导体层中的第一掺杂区，第一掺杂区包括位于第一伪侧墙与第二伪侧墙之间的重掺杂区，重掺杂区包括沿第二方向设置的两个分隔的接触区，位于两个接触区之间的重掺杂区的截面形状呈矩形；第一测试电极和第二测试电极，分别电连接至重掺杂区的两个接触区该测试结构根据电学测试结果获得伪侧墙的宽度，进而监控半导体器件中侧墙的宽度，提高测试的效率与准确率。
测试结构

[发明专利]半导体结构的制造方法-CN201610216872.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-04-08 - 公布日： 2020-11-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的制造方法，包括：提供包括第一区域和第二区域的衬底以及位于衬底上的鳍部；在第一区域的鳍部表面形成第一伪栅结构，包括第一伪栅电极层，并在第二区域的鳍部表面形成第二伪栅结构，包括第二伪栅电极层；在衬底上形成介质层；去除第一伪栅电极层和第二伪栅电极层，分别在介质层内形成第一开口和第二开口；在第二开口侧壁形成牺牲层；在第一开口和第二开口内填充抗反射膜；去除第二开口内的抗反射膜，形成图形化的抗反射层
半导体结构制造方法

[发明专利]一种减小FinFET器件寄生电容的空气侧墙制作方法-CN202110720475.8在审
发明人：李勇 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-06-28 - 公布日： 2021-10-19 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种减小FinFET器件寄生电容的空气侧墙制作方法，多晶硅伪栅结构、依附于多晶硅伪栅结构侧壁的内侧墙、依附于内侧墙SiN侧墙；栅极结构侧壁形成有外侧墙；覆盖栅极结构的层间介质层；对层间介质层研磨，使多晶硅伪栅结构顶部暴露；去除SiN侧墙形成形成空气侧墙；去除多晶硅伪栅结构形成凹槽；在凹槽底部和侧壁形成界面层；在凹槽内形成功函数层；在凹槽中填充金属形成金属栅；回刻形成氮化硅栓塞。本发明在FinFET的制作过程中，在MOS结构的栅极侧墙位置形成空气侧墙以降低寄生电容。由于空气的介电常数为1，比介电常数约为5的低K介质层和介电常数约为7.4的SiN小很多，有利于降低栅与接触孔之间的电容以及栅与源漏外延之间的寄生电容。
一种减小 finfet 器件寄生电容空气制作方法