“伪栅结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9551576个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN202110977444.0在审
发明人：杨鹏飞;李俊 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-24 - 公布日： 2023-04-04 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：提供基底，包括衬底和鳍式结构；进行一次或多次的深宽比调整处理，在露出的鳍式结构的顶部和侧壁上形成第一伪栅层，位于鳍式结构相对侧壁上的第一伪栅层围成V型沟槽；深宽比调整处理包括：在露出的鳍式结构的顶部和侧壁上形成伪栅膜，位于鳍式结构相对侧壁上的伪栅膜之间具有间隙；对伪栅膜进行氧化处理，适于将部分厚度的伪栅膜转化为氧化层；去除氧化层；在第一伪栅层上形成填充V型沟槽的第二伪栅层，第二伪栅层与第一伪栅层构成伪栅结构，伪栅结构横跨鳍式结构。本发明实施例通过改变调整伪栅膜深宽比的方法，提高了伪栅结构在相邻鳍式结构之间的填充性能、以及伪栅结构的成膜质量。
半导体结构形成方法

[发明专利]半导体器件的形成方法-CN201610744155.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-26 - 公布日： 2020-11-27 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，所述隔离结构覆盖鳍部部分侧壁；在所述隔离结构上和鳍部的表面形成前驱层；氧化所述前驱层，形成伪栅介质材料层；在伪栅介质材料层上形成伪栅电极材料层；图形化伪栅电极材料层和伪栅介质材料层，形成伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅介质层位于隔离结构的表面、覆盖部分鳍部的顶部表面和侧壁表面；在隔离结构和鳍部上形成覆盖伪栅介质层和伪栅电极层的侧壁的层间介质层；去除伪栅电极层和伪栅介质层。所述半导体器件的形成方法能够减小对隔离结构的损耗程度。
半导体器件形成方法

[发明专利]半导体器件及其形成方法-CN201810662759.4在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-25 - 公布日： 2019-12-31 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有伪栅介质膜；在所述伪栅介质膜上形成伪栅极结构，所述伪栅极结构包括伪栅电极层和位于伪栅电极层侧壁的牺牲侧墙；去除所述伪栅极结构两侧的部分伪栅介质膜，直至暴露出衬底表面，在伪栅极结构底部形成伪栅介质层；在形成所述伪栅介质层之后，去除所述牺牲侧墙；在去除所述牺牲侧墙之后，在所述伪栅电极层侧壁和伪栅介质层侧壁形成侧墙结构；在所述伪电极层和侧墙结构两侧的衬底内形成开口
伪栅极结构伪栅电极层伪栅介质层牺牲侧墙介质膜侧壁衬底伪栅去除半导体器件侧墙结构衬底表面伪电极开口暴露

[发明专利]晶体管的形成方法-CN201310655119.8在审
发明人：曾以志;赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-05 - 公布日： 2015-06-10 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种晶体管的形成方法，包括：提供衬底；在所述衬底表面形成包括伪栅的伪栅结构；在所述伪栅结构露出的衬底中形成源区、漏区；在所述衬底上形成与所述伪栅结构相齐平的层间介质层；干法刻蚀去除所述伪栅结构中的大部分伪栅；对残余的伪栅表面进行第一干法清洗；对残余的伪栅表面进行湿法清洗；对残余的伪栅表面进行第二干法清洗；湿法刻蚀去除残余的伪栅，形成对应伪栅形状的开口；在所述开口中形成栅介质层以及金属栅极。通过第一干法清洗、湿法清洗、第二干法清洗的步骤，将干法刻蚀伪栅后残余伪栅表面的污染物去除，以优化晶体管性能。
晶体管形成方法

[发明专利]半导体结构及其形成方法-CN201810763132.8有效
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-12 - 公布日： 2023-03-14 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底和凸出于衬底的鳍部，衬底包括周边区；形成横跨周边区鳍部且覆盖鳍部部分顶部和部分侧壁的伪栅结构，伪栅结构包括伪栅氧化层以及位于伪栅氧化层上的伪栅层，伪栅层包括刻蚀停止层和位于刻蚀停止层上的牺牲层；在伪栅结构露出的衬底上形成介质层，介质层露出伪栅结构顶部；去除周边区的伪栅层，暴露出伪栅氧化层的表面，并在介质层内形成第一开口；在第一开口内形成栅电极层，位于第一开口中的伪栅氧化层和栅电极层用于构成第一金属栅结构。本发明在去除牺牲层时，刻蚀停止层能够对周边区的伪栅氧化层起到保护作用，从而降低对伪栅氧化层的损伤，提高半导体器件的电学性能和可靠性。
半导体结构及其形成方法

[发明专利]伪栅平坦化方法-CN202310166393.2在审
发明人：杨建国;张佰春;李娅婕 -专利权人：上海华力集成电路制造有限公司
申请日： 2023-02-24 - 公布日： 2023-05-02 - 主分类号： H01L21/8238 文献下载
摘要：本申请提供一种伪栅平坦化方法，包括：提供一衬底，沉积第一氮化硅层，覆盖衬底不同区域形成的多个伪栅结构的顶部和侧壁；形成牺牲材料层，填满伪栅结构之间的间隙；回刻蚀牺牲材料层，露出位于伪栅结构顶部的第一氮化硅层；通过湿法刻蚀去除露出的位于伪栅结构顶部和部分侧壁的第一氮化硅层；通过干法刻蚀去除伪栅结构中的氧化物硬掩模层；依次去除牺牲材料层以及剩余的第一氮化硅层和伪栅结构中的氮化物硬掩模层；沉积第二氮化硅层，覆盖伪栅结构的顶部和侧壁；沉积层间介质层，填满伪栅结构之间的间隙；实施化学机械研磨，直至完全去除位于伪栅结构顶部的第二氮化硅层。伪栅平坦化结束后衬底不同区域的伪栅结构的高度具有均一性。
平坦方法

[发明专利]半导体装置及其制造方法-CN201611046396.9有效
发明人：周飞 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-11-23 - 公布日： 2021-03-30 - 主分类号： H01L27/04 文献下载
摘要：该方法包括：提供衬底结构，其包括：具有第一和第二器件区的衬底、在第一器件区的上的第一伪栅结构、在第二器件区上的第二伪栅结构和在第一伪栅结构下方的LDD区；第一伪栅结构包括在第一器件区上的第一伪栅电介质层、在第一伪栅电介质层上的第一伪栅及其侧壁上的第一间隔物层；第二伪栅结构包括在第二器件区上的第二伪栅电介质层、在第二伪栅电介质层上的第二伪栅及其侧壁上的第二间隔物层；去除第一伪栅；对第一间隔物层进行回刻，以减小第一间隔物层的厚度；去除露出的第一伪栅电介质层，以形成第一沟槽；去除第二伪栅和露出的第二伪栅电介质层，以形成第二沟槽。
半导体装置及其制造方法

[发明专利]半导体结构及其形成方法-CN201811191867.4有效
发明人：王楠;王颖倩 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-10-12 - 公布日： 2023-09-12 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸立于衬底上分立的鳍部；形成横跨鳍部的伪栅结构，伪栅结构包括第一伪栅层和位于第一伪栅层上的第二伪栅层，第一伪栅层的宽度从下往上渐宽，第二伪栅层的侧壁与衬底顶面垂直；在伪栅结构两侧的鳍部中形成源漏掺杂层；在源漏掺杂层上形成介质层，介质层暴露出伪栅结构顶部；去除伪栅结构，在介质层内形成开口；形成填充满开口的金属栅极结构。本发明第一伪栅层侧壁与鳍部顶壁的夹角小于90°，因此后续去除第一伪栅层时的工艺空间大，不容易残留，在此基础上，第二伪栅层的侧壁与衬底顶面垂直，节省了鳍部顶面横向的空间，有利于进一步缩小器件尺寸，优化了半导体结构的性能
半导体结构及其形成方法

[发明专利]晶体管的形成方法-CN201410790512.2在审
发明人：刘佳磊 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-17 - 公布日： 2016-07-13 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成伪栅结构，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；在所述伪栅结构两侧的半导体衬底内形成源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅结构表面齐平，且覆盖伪栅结构的侧壁，所述介质层的材料与伪栅介质层的材料不同；去除所述伪栅极，形成凹槽；采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率；在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
晶体管形成方法

[发明专利]半导体结构的制造方法-CN201510923214.0有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-11 - 公布日： 2019-12-03 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的制造方法，包括：形成包括第一区域和第二区域的衬底；在衬底上形成图形化的硬掩膜层；在第一区域形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在第二区域形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；去除第一伪栅结构顶部的硬掩膜层和第一伪栅结构；在第一鳍部表面形成第一栅氧化层；去除第二伪栅结构顶部的硬掩膜层和第二伪栅结构；分别在第一区域、第二区域形成第一栅极结构和第二栅极结构。本发明采用硬掩膜层保护第二伪栅结构，避免第二伪栅电极层因形成第一栅氧化层的氧化工艺而被氧化形成氧化层，从而避免去除氧化层的工艺对介质层造成损耗，进而提高半导体器件的电学性能。
半导体结构制造方法

[发明专利]半导体结构的形成方法-CN202010312357.9在审
发明人：邓武锋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-04-20 - 公布日： 2021-10-22 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供基底；在所述基底上形成伪栅；在所述伪栅两侧的基底中形成源漏掺杂区；在所述伪栅两侧形成覆盖所述源漏掺杂区的层间介质层；在形成所述层间介质层后，对所述伪栅进行表面处理，适于减小所述伪栅的表面接触角；在对所述伪栅进行表面处理之后，采用湿法刻蚀工艺去除所述伪栅，在所述层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构。本发明实施例对所述伪栅进行表面处理，适于减小伪栅的表面接触角，从而有利于提高伪栅的亲水性，在采用湿法刻蚀工艺去除伪栅的过程中，有利于使湿法刻蚀工艺将伪栅去除干净、降低产生伪栅残留的概率，提升了半导体结构的性能和生产良率
半导体结构形成方法

[发明专利]半导体器件的形成方法-CN201310754213.9在审
发明人：毛刚 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-31 - 公布日： 2015-07-01 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件的形成方法，在半导体衬底上形成伪栅材料层后，在所述伪栅材料层上方形成第一硬掩模层，之后在刻蚀所述第一硬掩模层和伪栅材料层形成伪栅结构后，在所述伪栅结构上保留所述第一硬掩模层，在之后的嵌入式应力晶体管制备工艺中，所述第一硬掩模层始终覆盖在所述伪栅上方，从而避免伪栅结构被破坏，进而确保后续形成的与所述伪栅结构相匹配的金属栅极的结构。
半导体器件形成方法

[发明专利]半导体结构及其形成方法-CN201910080126.7在审
发明人：张焕云;吴健 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-01-28 - 公布日： 2020-08-04 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：提供衬底，衬底包括第一区域和第二区域；在第一区域形成第一栅极结构，第一栅极结构包括第一初始伪栅介质层和位于第一初始伪栅介质层上的第一伪栅极层；在第二区域形成第二栅极结构，第二栅极结构包括第二伪栅介质层和位于第二伪栅介质层上的第二伪栅极层；去除第一伪栅极层，在第一区域形成第一栅开口，第一栅开口暴露出第一初始伪栅介质层；去除第二伪栅极层，在第二区域形成第二栅开口，第二栅开口暴露出第二伪栅介质层；对第一栅开口暴露出的第一初始伪栅介质层进行氮化处理，形成第一伪栅介质层；形成第一伪栅介质层后，去除暴露出的第二伪栅介质层。所形成的半导体结构改善了晶体管的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201811509633.X有效
发明人：常荣耀;纪世良;乌李瑛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-12-11 - 公布日： 2023-07-14 - 主分类号： H01L29/49 文献下载
摘要：一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底包括相邻的第一区和第二区，第二区与第一区相互分立；分别在基底第一区和第二区表面形成伪栅结构；在所述基底表面形成介质层，介质层顶部低于伪栅结构顶部，介质层覆盖伪栅结构部分侧壁；在介质层表面形成第一保护层和第二保护层，第一保护层与第二保护层材料不同，第二保护层与伪栅结构顶部材料不同；去除伪栅结构，在介质层、第一保护层和第二保护层内形成初始伪栅开口；在初始伪栅开口内和第二保护层表面形成栅结构膜，栅结构膜充满初始伪栅开口；平坦化栅结构膜，直至暴露出第一保护层，在介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。
半导体结构及其形成方法

[发明专利]金属栅极的制造方法-CN201810486154.4有效
发明人：李镇全;叶荣鸿 -专利权人：上海华力集成电路制造有限公司
申请日： 2018-05-21 - 公布日： 2021-01-29 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种金属栅极的制造方法，包括步骤：步骤一、在半导体衬底表面形成多个伪栅结构以及和伪栅结构表面相平的侧墙、接触孔刻蚀停止层和层间膜；步骤二、依据伪栅结构宽度对各伪栅结构区域的高度进行调节设置，伪栅结构的宽度越小、伪栅结构区域的高度也越小，通过减少伪栅结构区域的高度抵消后续金属栅的金属化学机械研磨工艺中伪栅结构的宽度减少对金属化学机械研磨工艺的负载增加的影响，使得金属化学机械研磨工艺完成后各种宽度的金属栅的高度趋于一致；步骤三、去除伪栅结构；步骤四、进行金属栅的金属沉积；步骤五、进行金属化学机械研磨工艺对金属栅的金属进行平坦化。
金属栅极制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条