“乘加器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8853094个，建议您升级VIP下载更多相关专利

[发明专利]一种基于龙芯3B的自适应矩阵乘法优化方法-CN201310442878.6有效
发明人：顾乃杰;赵增;张孝慈;张明 -专利权人：中国科学技术大学
申请日： 2013-09-25 - 公布日： 2014-01-22 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种基于龙芯3B的自适应矩阵乘法优化方法，先将龙芯3B的乘法矩阵和被乘矩阵按分块大小不大于二级缓存的原则划分成为两个子矩阵，利用龙芯3B芯片上的直接高速缓冲存储器存取器预取列长为M宽为K的乘法矩阵到高速缓冲区，同时将列长为K宽为N的被乘矩阵复制于二级高速缓冲区，用直接寄存器存取器从二级高速缓冲区中预取列长为l，宽为h的乘法矩阵以及长为h宽为g的被乘矩阵到寄存器，利用乘加指令完成乘加运算，通过访存状态收集模块获得信息并对分块参数
一种基于自适应矩阵乘法优化方法

[发明专利]蒙哥马利算法的模乘器和电子设备-CN202011555981.8有效
发明人：郝志刚 -专利权人：九州华兴集成电路设计（北京）有限公司
申请日： 2020-12-25 - 公布日： 2021-03-30 - 主分类号： G06F7/72 文献下载
摘要：本申请提供了一种蒙哥马利算法的模乘器和电子设备，该模乘器包括M个依次连接的处理单元，每个处理单元中包括至少一个加法器，模乘器中的加法器的总数为M+1个，多个处理单元由依次连接的一个第一处理单元和多个其他处理单元组成，第一处理单元的输入包括第一输入段、第二输入段、第三输入段和第四输入段，第一处理单元的输出为第一加和的进位、第一乘积的高K位和第二乘积的高K位，其他处理单元的输入包括第一输入段、第一预定段、第二预定段、第四输入段、第一初始加和的进位、第一初始乘积的高K位和第二初始乘积的高K位。该模乘器可以较好地缓解延时的问题，保证了模乘器的计算速度较快。
马利算法模乘器电子设备

[发明专利]一种面向卷积神经网络的可重构近似张量乘加单元及方法-CN202110034058.8在审
发明人：刘波;张子龙;张人元;蔡浩;龚宇;杨军 -专利权人：东南大学
申请日： 2021-01-12 - 公布日： 2021-04-30 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种面向卷积神经网络的可重构近似张量乘加单元，该单元输入一组基于n×n卷积核的16bit输入与8bit权重，并最终输出一个乘加结果。经过扩展符号位后相加得到一个输出，每个部分积阵列得到的输出经过移位，排列后形成新的部分积矩阵，该部分积矩阵累加后的输出即为乘加单元最终的输出结果。优化卷积操作中大量的乘加运算，并实现低功耗、高速度地完成计算任务。
一种面向卷积神经网络可重构近似张量单元方法

[发明专利]在浮点操作中功率降低的方法-CN201310596158.5有效
发明人：戴维·孔拉尔·坦伦包姆;科林·斯普林克尔;斯图尔特·F·奥伯曼;萧耀明;斯里尼瓦桑·耶尔;恩池·颜·孔 -专利权人：辉达公司
申请日： 2013-11-21 - 公布日： 2017-11-03 - 主分类号： G06F9/302 文献下载
摘要：在一个示例中，系统接收混合乘加指令的浮点数。系统确定混合乘加指令针对浮点数不要求遵从精度标准。系统生成选通信号用于配置为实施混合乘加指令的操作的集成电路。
浮点操作功率降低方法

[发明专利]基于数据流结构的低精度神经网络计算装置及加速方法-CN202110676008.X有效
发明人：范志华;吴欣欣;王珎;李文明;安学军;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-18 - 公布日： 2023-07-21 - 主分类号： G06N3/0464 文献下载
摘要：本发明提供一种基于数据流结构的低精度神经网络计算装置，包括输入缓存区，输出缓存区、权重缓存区以及PE阵列，其中，PE阵列中的每个PE包括乘加部件，所述乘加部件以SIMD方式进行乘加运算。
基于数据流结构精度神经网络计算装置加速方法

[发明专利]一种基于FPGA的旋转变压器角位移闭环解码系统与方法-CN201810450099.3在审
发明人：韦博;史晓锋;林国钧 -专利权人：北京航空航天大学
申请日： 2018-05-11 - 公布日： 2018-11-27 - 主分类号： G01D5/22 文献下载
摘要：本发明公开了一种基于FPGA的旋转变压器角位移闭环解码系统与方法，属于传感器测量与控制领域，包括旋转变压器、高速模拟数字转换器及基于FPGA的乘加模块、除法模块、累加模块以及正余弦产生模块。高速模拟数字转换器将旋转变压器输出的正弦绕组和余弦绕组信号转换为数字信号；乘加模块将正余弦绕组信号与测角系统的角位移输出值的正余弦分别作数学运算，得到中间输出量；除法模块对中间输出量作除法运算，得到含有角位移差的正切值；将此正切值与前一次的角位移输出值进行累加，作为新的角位移输出值后经过正余弦产生模块计算，反馈到乘加模块中进行下一次的运算，完成一次完整闭环运算。
角位移闭环旋转变压器正余弦加模块输出正切数字转换器产生模块除法模块高速模拟解码系统输出量运算传感器测量抗干扰能力测角系统除法运算工程应用累加模块绕组信号数学运算数字信号信号转换余弦绕组正弦绕组解码累加反馈

[发明专利]一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法-CN202111141396.8在审
发明人：李丽;龙威;傅玉祥;何书专;陈健 -专利权人：南京宁麒智能计算芯片研究院有限公司
申请日： 2021-09-28 - 公布日： 2021-12-14 - 主分类号： H04L9/32 文献下载
摘要：针对现有技术中存在的ECDSA算法复杂度高，计算耗时较长，硬件加速难度大的问题，本发明包括签名验签控制器、标量乘控制器、底层运算控制器和实现各种模运算的运算阵列，在运算阵列中提出一种新型模乘阵列结构，便于倍点和点加计算的调度本发明将倍点、点加、模乘运算、模加运算、模减运算、模逆运算、模移位运算等底层运算集成在一起，最大程度的实现了计算通路的资源共享，结合模乘的高性能实现，在较低的硬件开销下实现了高性能椭圆曲线数字签名与验签算法
一种性能椭圆曲线数字签名硬件实现系统方法

[发明专利]一种素域椭圆曲线加密的点乘加速电路-CN201310006087.9有效
发明人：江先阳;周正;李彬;唐从学 -专利权人：武汉大学
申请日： 2013-01-08 - 公布日： 2013-05-01 - 主分类号： H04L9/06 文献下载
摘要：一种素域椭圆曲线加密的点乘加速电路，用于计算Q＝k·P，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点；包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择器和结果寄存器，其中点加运算模块、点减运算模块、倍点运算模块和移位寄存器并行执行。本发明通过对NAF(k)的右移操作和对NAF(k)是否为“0”的判断，来控制点加和倍点的运算次数，NAF(k)为k的非相邻表示型数值。当k的值为“0”时点加运算将会自动终止，节省了运算时间。本发明的加速电路比固定地执行2m次点操作要灵活得多，算法在实现任意位长的点乘运算时只需要一个2m位的移位器和相应的控制电路，资源需求少，适合在FPGA或者ASIC中实现。
一种椭圆曲线加密加速电路

[实用新型]一种智能电梯-CN201020666267.1无效
发明人：文华斌 -专利权人：文华斌
申请日： 2010-12-17 - 公布日： 2011-08-03 - 主分类号： B66B1/06 文献下载
摘要：本实用新型涉及一种智能电梯，包括乘搭箱、连接在乘搭箱顶部的吊绳以及通过卷缩吊绳控制乘搭箱升降且控制乘搭箱停歇开门的控制系统，所述控制系统还连接有设置在各楼层电梯口上用于感应识别楼层上是否有侯梯人的热释红外线传感器所述乘搭箱内还设置有连接于控制系统起判别乘搭箱是否满载的传感器。本实用新型通过在控制系统上加置在各楼层电梯口上用于感应识别楼层上是否有侯梯人的热释红外线传感器和在乘搭箱上加装的起判别乘搭箱是否满载的传感器，避免乘搭箱在无人侯梯的情况下停歇开门和在满载的情况下停歇开门有效节省能源和搭梯者的时间
一种智能电梯

[发明专利]GPDSP中面向深度学习的高效计算装置-CN202211256420.7在审
发明人：雷元武;刘胜;郭阳;刘仲;陈小文;鞠鑫;陈胜刚;张洋;曹壮;刘畅;李勇;汪志 -专利权人：中国人民解放军国防科技大学
申请日： 2022-10-13 - 公布日： 2022-12-30 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种GPDSP中面向深度学习的高效计算装置，其包括：指令译码单元，根据指令编码，译码出相应的半精度浮点指令；再根据指令类型，发送相应的数据读请求给寄存器文件；并行浮点乘累加单元，由16路并行的半精度乘累加器组成，用于高效执行卷积层计算中的各路卷积计算，将结果写入到累加寄存器中；累加寄存器，由16个半精度累加寄存器组成，分别对应于16路并行半精度乘累加器，用于存放乘加指令初始化的加数操作数或乘累加指令的运算结果
gpdsp 面向深度学习高效计算装置

[发明专利]传输线阻抗测试装置和方法-CN201310431749.7无效
发明人：王康斌 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2013-09-22 - 公布日： 2015-03-25 - 主分类号： G01R27/02 文献下载
摘要：一种传输线阻抗测试装置，包括信号输入端、信号输出端、第一模数转换器、现场可编程门阵列单元及微控制单元，传输线的两端分别电性连接信号输入端和信号输出端，现场可编程门阵列单元包括波形发生器、第一傅立叶转换器及第一乘加器，波形发生器产生一方波信号，并将方波信号经由信号输入端和传输线传输到信号输出端，第一模数转换器采集信号输出端上的方波信号，并将采集到的方波信号转换成数字信号并发送给第一傅立叶转换器，第一傅立叶转换器将数字信号分离成谐波分量发送给第一乘加器，第一乘加器计算出谐波分量的功率值和频率值发送给微控制单元，微控制单元判断传输线的阻抗是否连续。
传输线阻抗测试装置方法

[发明专利]高速分裂式乘累加器MAC装置-CN200610154979.3无效
发明人：刘鹏;夏冰洁;姚庆栋 -专利权人：浙江大学
申请日： 2006-12-01 - 公布日： 2007-05-16 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种高速分裂式乘累加器MAC装置，包括输入和输出，该装置还包括四个功能单元：功能单元I是数据选择单元，在输入中选择合适的乘数和被乘数输出；功能单元II是半字位宽的乘累加器，根据累加选择信号A_mul和符号选择信号U_mul将功能单元I输入的乘数和被乘数相乘得到乘累加器结果；功能单元III包含两部分电路，一是两个半字模式乘加结果的输出电路，二是全字模式乘法或乘累加运算的预处理电路；功能单元IV是全字模式乘法或乘累加运算的输出电路，其是一个进位选择结构，包含选择器和一个比特加法器。本发明的高速分裂式乘累加器MAC装置，工作频率快、流水线深度不大、计算并行度高，能够解决多种模式的乘累加运算。
高速分裂累加器 mac 装置

[实用新型]属相、加、减、乘、除数字玩具-CN91201929.8无效
发明人：郭兴东;郭书尧;郭兴起;孙延清 -专利权人：郭兴东
申请日： 1991-02-01 - 公布日： 1992-02-05 - 主分类号： A63F9/08 文献下载
摘要：属相、加、减、乘、除数字玩具，是一种用于儿童智力开发教育的简单计算器。该玩具是利用相对不动的面板，底板间转动的圆盘上的数字、属相及相应的汉字和汉语拼音，在面板上的视孔中显露出来，用于已知年岁或属相查找相应的属相或年岁，或者与底板上的数字相配合进行简单的加、减、乘、除法计算
属相数字玩具

[实用新型]口算练习器-CN95202119.6无效
发明人：熊志贤 -专利权人：熊志贤
申请日： 1995-01-19 - 公布日： 1996-11-27 - 主分类号： G09B19/02 文献下载
摘要：一种小学低年级口算练习器，其特征通过转轴带动算式带在盖面窗口逐一出现“20以内加、减法和表内乘、除法”对应算式，再通过活动闩左右推移，就能有规律地演变出1296道口算练习题。盖面算式窗口标有加、减法和乘、除法各部分名称，学生根据算式变化，逐步掌握和理解加、减法和乘、除法之间的内在联系。
口算练习

[发明专利]一种基于逐位计算的存内计算方法以及存内计算阵列-CN202310376046.2在审
发明人：黄科杰;陈杨;王文威;沈海斌 -专利权人：浙江大学
申请日： 2023-04-10 - 公布日： 2023-08-29 - 主分类号： G06F30/39 文献下载
摘要：方法中，按照高位到低位的次序，依次将单位特征矩阵中特征向量作为输入并与权重向量相乘获得对应的乘加结果，根据每次输入对应的乘加结果进行一次输出结果的计算，直至计算至最低位，根据最后一次的暂存变量直接进行计算，从而实现单位特征矩阵的乘加运算。存内计算阵列中，按照高位到低位的次序依次将单位特征矩阵中特征向量输入到积分器中，积分器将输入特征向量与权重向量相乘后的结果转换为电流后并发送给逐位模数转换器，逐位模数转换器中依次计算并输出各位的输出结果
一种基于计算计算方法以及阵列