专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果34601215个,建议您升级VIP下载更多相关专利
  • [发明专利]种厚底氧化的沟槽式肖特基芯片及制作方法-CN201610441090.7在审
  • 关仕汉 - 淄博汉林半导体有限公司
  • 2016-06-20 - 2016-08-17 - H01L29/872
  • 种厚底氧化的沟槽式肖特基芯片及制作方法,属于半导体器件制造领域。其特征在于:包括如下步骤:步骤a1,氮化处理;步骤a2,刻蚀沟槽;步骤a3,二氮化处理;步骤a4,去除氮化;步骤a5,加深刻蚀沟槽;步骤a6,氧化处理;步骤a7,二去除氮化;步骤a8,二氧化处理;步骤a9,多晶硅填充;步骤a10,去除外延上表面的表面氧化并构建肖特基界面。通过本厚底氧化的沟槽式肖特基制作方法及肖特基芯片,同时兼顾了芯片的耐压能力以及正向压降,同时不会导致芯片整体体积增加。
  • 一种氧化沟槽式肖特基芯片制作方法
  • [发明专利]栅间氧化的形成方法及屏蔽栅沟槽型器件的形成方法-CN202111424328.2在审
  • 陈莉芬;周颖;谢朝军;刘宇 - 上海华虹宏力半导体制造有限公司
  • 2021-11-26 - 2022-02-18 - H01L29/423
  • 本发明提供了种栅间氧化的形成方法,包括:提供衬底,衬底中形成有至少沟槽,沟槽的底部形成有屏蔽栅结构;至少执行沉积蚀刻工艺循环以形成第栅间氧化,其中,沉积蚀刻工艺循环包括:执行沉积工艺以形成预定厚度的第栅间氧化材料;以及,执行湿法蚀刻工艺以去除部分第栅间氧化材料;形成第二栅间氧化,覆盖第栅间氧化并填充沟槽;以及,蚀刻以在沟槽中形成栅间氧化。本发明中,通过形成第栅间氧化材料,再利用湿法蚀刻去除部分第栅间氧化材料,使得其收口打开并去除其表面膜质量较差部分,提供所形成的膜质量,从而解决栅间氧化的表面凹凸不平的问题。
  • 氧化形成方法屏蔽沟槽器件
  • [发明专利]种屏蔽栅MOSFET(SGT)的制作方法-CN202210482999.2在审
  • 黄平;鲍利华;顾海颖 - 上海朕芯微电子科技有限公司
  • 2022-05-05 - 2022-09-02 - H01L21/336
  • 本发明公开的屏蔽栅MOSFET(SGT)的制作方法,其经过多次氧化、多次蚀、多次淀积,尤其是第沟槽的宽度要比第二沟槽的宽度要宽;Spacer材料是Si3N4;两多晶硅之间的氧化,采用热氧化。本发明具有以下优点:1)第二氧化时,在Spacer侧壁上几乎不会生长SiO2,所以第多晶硅刻蚀之后可以非常容易去除侧壁上的氧化;2)第多晶硅刻蚀之后,采用热氧化的方法,可以非常方便生长厚的隔离氧化(第三氧化),这样就很好地避免了之前两多晶硅之间隔离氧化太薄的问题。
  • 一种屏蔽mosfetsgt制作方法
  • [发明专利]种确定和调节饱和温度的方法-CN201310563970.8无效
  • 王万利 - 王万利
  • 2013-11-14 - 2014-02-19 - C10J3/00
  • 种确定和调节饱和温度的方法,涉及煤气的生产方法,包括,氧化循环位置高,降低饱和温度,氧化循环位置下降,小于或等于氧化长度;氧化循环位置低,提高饱和温度,氧化循环位置上升,小于或等于氧化长度增加空气、氧气流量,或减少空气、氧气流量,氧化循环位置变化,小于或等于氧化长度。增加空气、氧气流量,或降低饱和温度,或减少空气、氧气流量,或提高饱和温度,氧化循环位置变化,与氧化循环同步。
  • 一种确定调节饱和温度方法
  • [发明专利]半导体结构的形成方法-CN201210398751.4在审
  • 张振兴;奚裴;王百钱 - 上海宏力半导体制造有限公司
  • 2012-10-18 - 2013-02-13 - H01L21/311
  • 种半导体结构的形成方法,包括:提供半导体衬底,半导体衬底表面具有栅极结构,半导体衬底和栅极结构的表面依次具有第氧化、氮化硅和第二氧化;采用第干法刻蚀工艺刻蚀第二氧化,在栅极结构两侧的氮化硅表面形成氧化硅侧墙;第干法刻蚀工艺之后,采用第抽气将刻蚀腔内的气体排出刻蚀腔;第抽气之后,采用第二干法刻蚀工艺刻蚀氮化硅,在栅极结构两侧的第氧化表面形成氮化硅侧墙;第二干法刻蚀工艺之后,采用第二抽气将刻蚀腔内的气体排出刻蚀腔
  • 半导体结构形成方法
  • [发明专利]种屏蔽闸沟槽式功率金属氧化物半导体制作方法-CN202310540946.6有效
  • 李振道;孙明光;朱伟东;赵泊然 - 江苏应能微电子股份有限公司
  • 2023-05-15 - 2023-08-08 - H01L21/336
  • 本发明涉及种屏蔽闸沟槽式功率金属氧化物半导体制作方法。本发明包括提供外延;在所述外延上进行光刻,得到沟槽;沿着所述沟槽内侧生长氧化;在生长氧化后的沟槽内沉积碳掺杂氧化硅;在沉积碳掺杂氧化硅后的沟槽内沉积源极多晶硅;在沉积源极多晶硅后的沟槽内沉积第二碳掺杂氧化硅;对所述氧化、第碳掺杂氧化硅、第二碳掺杂氧化硅进行刻蚀;生长闸极氧化,沉积闸极多晶硅;光刻得到P‑井区和N+井区;沉积介电。得到的金属氧化物半导体将下方源极多晶硅的周围及上方的介质以碳掺杂氧化硅做为屏蔽,能够同时优化了输入端及输出端的开关损耗,而又不影响既有的电压电流特性。
  • 一种屏蔽沟槽功率金属氧化物半导体制作方法
  • [发明专利]种晶圆及其制备方法-CN202311067864.0在审
  • 谷海云;马乾志;张雨杭;姚祖英;魏启旺;张奇;罗朝阳;李志才;马坤;孙晨光;王彦君 - 中环领先半导体材料有限公司
  • 2023-08-22 - 2023-10-27 - H01L21/02
  • 本申请公开了种晶圆及其制备方法,制备方法包括:提供衬底硅,进行第升温;对衬底硅进行第氧化,在衬底硅表面形成第氧化;进行第二升温;对衬底硅进行第二氧化,在衬底硅表面形成第二氧化;进行第三升温;对衬底硅进行第三氧化,在衬底硅表面形成第三氧化;降温,得到晶圆。通过分阶段升温,对衬底硅进行分步氧化,先形成的氧化可以作为缓冲,减少晶圆材料表面和内部受热不均匀导致的应力损伤,同时通过控制升降温速率,减少因内外受热不均匀带来的内部结构损伤,在生长较厚的氧化情况下,实现最终氧化硅片的应力损伤达到最小的效果。
  • 一种及其制备方法
  • [发明专利]种调节和稳定蒸汽压力的方法-CN201310683179.0无效
  • 王万利 - 王万利
  • 2013-12-16 - 2014-03-05 - C10J3/02
  • 种调节和稳定蒸汽压力的方法,涉及煤气的生产方法,包括:蒸汽压力上升,氧化上升,氧化上升距离小于或等于氧化长度;蒸汽压力下降,氧化下降,氧化下降距离小于或等于氧化长度。升高蒸气压力,氧化上升,与氧化循环同步。降低蒸气压力,氧化下降,与氧化循环同步。偏心炉栅气化剂分布不均匀。利用外排蒸气调节或稳定蒸汽压力。本发明优点,煤气温度低,氧化温度高,渣含碳量低,节煤,降低劳动强度。
  • 一种调节稳定蒸汽压力方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top