“李振道”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[发明专利]一种集成ESD保护器件的分离栅沟槽MOS器件及工艺-CN202311076280.X在审
发明人：孙明光;李振道;朱伟东 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-08-25 - 公布日： 2023-09-29 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种集成ESD保护器件的分离栅沟槽MOS器件及工艺，集成ESD保护器件的分离栅沟槽MOS器件一方面实现了横向TVS双向晶体管与分离栅沟槽MOS器件的单片集成，另一方面还通过外延工艺集成了一颗漏源垂直型ESD保护二极管。这样一来，该器件在使用时完全不需要设计师考虑较为困难的漏源ESD保护问题；由于横向TVS双向晶体管为双向大电流TVS结构且寄生电容可控制在10pF量级，因此该分离栅沟槽MOS器件的栅极抗ESD或浪涌能力极强，同时其开关频率与损耗也不会受到很大影响。本申请提出的分离栅沟槽MOS器件，十分适用于各类高可靠的高速开关应用，也能够有效防止驱动时的EMI问题。
一种集成 esd 保护器件分离沟槽 mos 工艺

[发明专利]具有三重resurf结构的分离栅沟槽MOS器件及工艺-CN202311083616.5在审
发明人：孙明光;李振道;朱伟东 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-08-28 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有三重resurf结构的分离栅沟槽MOS器件及工艺；本申请提出的具有三重resurf结构的分离栅沟槽MOS器件通过在分离栅沟槽MOS器件中实现triple resurf结构，在相同耐压下大大降低了器件的比导通电阻，降低了器件的导通损耗。由于分离栅结构本身就对漂移区具有辅助耗尽能力，因此该器件相当于在分离栅沟槽基础上由triple resurf又进行了一次辅助耗尽，在相同耐压下，比传统分离栅沟槽MOS器件具有更低的导通电阻；该器件实现的工艺为多次外延，通过多次外延与多次埋层注入工艺能够实现较为精确的Ptop层，且随着外延次数的增加，Ptop层形貌将越理想，器件的性能将更加优异。
具有三重 resurf 结构分离沟槽 mos 器件工艺

[发明专利]具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法-CN202310816523.2有效
发明人： 李振道;孙明光;朱伟东;赵泊然 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-07-05 - 公布日： 2023-09-12 - 主分类号： H01L29/423 文献下载
摘要：本发明属于电子元器件、半导体、集成电路领域，公开了具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法、MOSFET器件的外延层的沟槽中形成有闸源端夹止结构，其中，闸源端夹止结构包括：底部氧化层、源极多晶硅、非掺杂闸极多晶硅、闸极氧化层、N型闸极多晶硅和两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅。本发明将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，并对表面上的闸极多晶硅进行设计使其具有静电释放功能，从而避免组件因产生静电而造成损坏。
具有闸源端夹止结构沟槽功率 mosfet 器件及其制备方法

[发明专利]碳化硅功率金属氧化物半导体场效应晶体管及其制备方法-CN202211118851.7有效
发明人： 李振道;孙明光 -专利权人：江苏应能微电子股份有限公司
申请日： 2022-09-15 - 公布日： 2023-08-22 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了碳化硅功率金属氧化物半导体场效应晶体管及其制备方法，碳化硅功率金属氧化物半导体场效应晶体管，包括N型碳化硅外延层、铝P阱、N型纯硅外延层、第一硼P阱、第二硼P阱、栅极氧化层、多晶硅层、介电质层以及源极金属层，本发明的有益效果是：本发明在碳化硅外延片上将纯硅外延，下方碳化硅外延保有其耐高电场的优势，因此维持高压而低外延电阻的特性，上方纯硅的外延用以生长栅极氧化层以增加其稳定性及可靠度，纯硅在通道处的载子移动率并不像碳化硅容易受极性面影响，所以可明显的减少其通道阻值，此结构可同时将二材料特性做有效互补。
碳化硅功率金属氧化物半导体场效应晶体管及其制备方法

[发明专利]一种屏蔽闸沟槽式功率金属氧化物半导体制作方法-CN202310540946.6有效
发明人： 李振道;孙明光;朱伟东;赵泊然 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-05-15 - 公布日： 2023-08-08 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种屏蔽闸沟槽式功率金属氧化物半导体制作方法。本发明包括提供外延层；在所述外延层上进行光刻，得到沟槽；沿着所述沟槽内侧生长一层氧化层；在生长氧化层后的沟槽内沉积一层第一次碳掺杂氧化硅；在沉积一层第一次碳掺杂氧化硅后的沟槽内沉积源极多晶硅；在沉积源极多晶硅后的沟槽内沉积第二次碳掺杂氧化硅；对所述氧化层、第一次碳掺杂氧化硅、第二次碳掺杂氧化硅进行刻蚀；生长一层闸极氧化层，沉积闸极多晶硅；光刻得到P‑井区和N+井区；沉积一层介电层。得到的金属氧化物半导体将下方源极多晶硅的周围及上方的介质层以碳掺杂氧化硅做为屏蔽，能够同时优化了输入端及输出端的开关损耗，而又不影响既有的电压电流特性。
一种屏蔽沟槽功率金属氧化物半导体制作方法

[发明专利]内置ESD保护二极管的SGT器件及其制作方法-CN202310594164.0有效
发明人：朱伟东;赵泊然;李振道;孙明光 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-05-25 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种内置ESD保护二极管的SGT器件及其制作方法，它包括N型衬底、漏极金属、N型外延层、第一屏蔽栅氧化层、屏蔽栅P型多晶硅、第二屏蔽栅氧化层、P型多晶硅、N型多晶硅、控制栅多晶硅、P型体区、源极N+型掺杂区、背栅P+型掺杂区、绝缘介质层、源极金属与钝化层；在第一屏蔽栅氧化层的中间夹有屏蔽栅P型多晶硅，在第二屏蔽栅氧化层的中间夹有P型多晶硅、N型多晶硅与控制栅多晶硅，N型多晶硅位于P型多晶硅的正面，控制栅多晶硅位于N型多晶硅的正面。本发明在芯片面积相同的情况下提高SGT器件的ESD防护能力，同时不影响SGT器件的开关速度与频率。
内置 esd 保护二极管 sgt 器件及其制作方法

[发明专利]一种三维超结LDMOS结构及其制作方法-CN202310793099.4在审
发明人：孙明光;李振道;朱伟东;赵泊然 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-06-30 - 公布日： 2023-08-01 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种三维超结LDMOS结构及其制作方法。本发明包括第一导电类型衬底，在所述第一导电类型衬底上方设置有第二导电类型外延层，所述第二导电类型外延层表面设置有预设结深的第一导电类型体区，所述第一导电类型体区表面设置有相切的第一导电类型背栅注入区和第二导电类型源极注入区；所述第二导电类型外延层表面在所述第一导电类型体区右侧设有超结区，在所述超结区中，设置有多层沿所述超结区竖向和纵向方向上交替分布的第一导电类型杂质区和第二导电类型杂质区。本发明大大增加器件耐压层的掺杂，降低比导通电阻，从而实现更低的导通损耗。
一种三维 ldmos 结构及其制作方法

[发明专利]一种栅控Resurf高压LDMOS结构-CN202310376829.0有效
发明人：朱伟东;赵泊然;孙明光;李振道 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-04-11 - 公布日： 2023-06-27 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种栅控Resurf高压LDMOS结构，包括LDMOS结构，LDMOS结构中的栅控电极为双栅极结构，包括第一多晶硅栅和第二多晶硅栅，LDMOS结构的P‑top层上方设有第一栅氧化层，且第一栅氧化层上方制作有第一多晶硅栅；LDMOS结构的沟道区上方设有第二栅氧化层，且第二栅氧化层上方制作有第二多晶硅栅；第一多晶硅栅和第二多晶硅栅均包覆在场氧化层内，且第一多晶硅栅和第二多晶硅栅通过栅极金属短接。本发明通过新加入的栅极，一方面使得LDMOS结构在关态下接近于一个常规关态Resurf LDMOS，另一方面通过在开态时将P‑top层开启，在漂移区内形成反型沟道以降低比导通电阻，从而实现更优异的“耐压‑比导”特性。
一种 resurf 高压 ldmos 结构

[发明专利]一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法-CN202310385852.6在审
发明人：朱伟东;赵泊然;孙明光;李振道 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-04-12 - 公布日： 2023-05-12 - 主分类号： H01L29/06 文献下载
摘要：本发明属于MOSFET器件领域，公开了一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法，包括屏蔽栅沟槽型MOSFET结构，屏蔽栅沟槽型MOSFET结构中还包括P‑top层，所述P‑top层包覆在沟槽外侧的底部以及沟槽底部的两侧。本发明利用外延工艺将resurf技术中的P‑top层做入屏蔽栅沟槽型MOSFET器件的漂移区中，使得屏蔽栅沟槽型MOSFET器件能够提升外延层的浓度从而降低其比导通电阻，进一步降低导通损耗。
一种基于 resurf 效应屏蔽沟槽 mosfet 器件及其制备方法

[发明专利]一种分段式分离栅SGT MOSFET结构-CN202310381286.1在审
发明人：朱伟东;赵泊然;孙明光;李振道 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-04-11 - 公布日： 2023-05-09 - 主分类号： H01L29/423 文献下载
摘要：本发明属于MOSFET器件领域，公开了一种分段式分离栅SGT MOSFET结构，包括SGT MOSFET结构,SGT MOSFET内的分离栅结构设计为一列或者两列分段式分离栅，分段式分离栅设置在沟槽内的沟槽氧化层内，且位于沟槽内栅极氧化层的下方。本发明经过多次沉积与多次刻蚀将分离栅在垂直方向或水平方向上进行分段处理，在保证相同的耐压与比导通电阻前提下使得器件同时降低输出电容Coss与输入电容Ciss。
一种段式分离 sgt mosfet 结构

[实用新型]一种新型碳化硅平面式功率MOSFET器件-CN202222003852.9有效
发明人： 李振道;孙明光 -专利权人：南京融芯微电子有限公司
申请日： 2022-08-01 - 公布日： 2022-11-22 - 主分类号： H01L29/10 文献下载
摘要：本实用新型公开了一种新型碳化硅平面式功率MOSFET器件，包括：基底和位于基底表面的外延层，外延层的本体内靠近上表面处两侧均设有掺杂区，外延层的上表面中间设有凹槽,且凹槽位于两个掺杂区之间；外延层的本体内位于凹槽下方处还设有N‑掺杂区；凹槽表面生长有闸极氧化层；闸极氧化层上表面沉积有闸极多晶硅层；闸极多晶硅层上表面以及N+掺杂区部分上表面沉积有介电质层；介电质层、P+掺杂区和N+掺杂区的上表面沉积有金属层。本实用新型不仅可以降低接面场效应的电阻RJFET，而且可将载子迁移率提高到80cm2/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。
一种新型碳化硅平面功率 mosfet 器件

[实用新型]一种新型碳化硅肖特基二极管-CN202221983879.2有效
发明人： 李振道;孙明光 -专利权人：南京融芯微电子有限公司
申请日： 2022-07-29 - 公布日： 2022-10-28 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种新型碳化硅肖特基二极管，其特征在于，包括外延层，所述外延层设有若干相互间隔设置的沟槽，所述沟槽的侧壁外侧以及外延层的上表面设有N井区，且所述沟槽的底部设有P井区，所述沟槽内以及N井区表面均沉积有金属层。本实用新型在保证不改变逆向偏压及逆向漏电流前提下，同时可以降低导通电压，降低组件的功率损耗。
一种新型碳化硅肖特基二极管

[发明专利]一种碳化硅平面式功率MOSFET器件的制造方法-CN202210914208.9有效
发明人： 李振道;孙明光 -专利权人：南京融芯微电子有限公司
申请日： 2022-08-01 - 公布日： 2022-10-21 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种新型碳化硅平面式功率MOSFET器件的制造方法，包括以下步骤：S1：在外延层部分区域形成N‑掺杂区；S2：在外延层上蚀刻出凹槽；S3：在氮化物层对应的外延层内依次形成P‑掺杂区，N+掺杂区和P+掺杂区；S4：在外延层上表面生长闸极氧化层，随后在闸极氧化层上表面沉积闸极多晶硅层；S5：去除部分闸极多晶硅层和闸极氧化层，随后沉积介电质层；S6：在介电质层表面沉积金属层即得MOSFET器件。本发明不仅可以降低接面场效应的电阻RJFET，且可控制通道浓度在1017‑1018cm‑3之间时，可将载子迁移率提高到80cm2/Vs，为现有组件载子迁移率的4倍以上，降低了通道阻值。
一种碳化硅平面功率 mosfet 器件制造方法

[发明专利]碳化硅半导体场效晶体管的栅源极保护结构及制备方法-CN202211081391.5在审
发明人： 李振道;孙明光 -专利权人：江苏应能微电子有限公司
申请日： 2022-09-06 - 公布日： 2022-10-11 - 主分类号： H01L29/51 文献下载
摘要：本发明公开了碳化硅半导体场效晶体管的栅源极保护结构及制备方法，包括N型碳化硅外延层，N型碳化硅外延层的上表面设有离子注入工艺形成的P‑阱区，P‑阱区的外表面设有场氧化层，场氧化层的上表面设有栅极氧化层，栅极氧化层的上表面设有多晶硅层，多晶硅层的上表面设有介电质层，本发明的有益效果是：同样在其栅极金属端下完成，以旋涡方式从内圈连接栅极端，并往外旋连接至源极端，并且多晶硅层内含N型及P型相互交错，P型多晶硅以硼所注入而成，N型多晶硅层以磷所注入而成，以此对N型P型交接处的面积大有提升，对ESD能力大有帮助。
碳化硅半导体晶体管栅源极保护结构制备方法

[发明专利]一种平面式功率MOSFET器件的闸汲端夹止结构-CN202210776261.7有效
发明人： 李振道;孙明光 -专利权人：南京融芯微电子有限公司
申请日： 2022-07-04 - 公布日： 2022-09-20 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种平面式功率MOSFET器件的闸汲端夹止结构，场氧化层位于终端区上表面，多晶硅层位于场氧化层上表面，介电层位于场氧化层上表面，且包覆多晶硅层，闸极金属层和汲极金属层均位于介电层上表面，且闸极金属层沿终端区内圈设置，汲极金属层沿终端区外圈设置，多晶硅层一端自内圈闸极金属层逐圈连续环绕至另一端与外圈汲极金属层连接，其中，多晶硅层包括若干N型多晶硅层和若干P型多晶硅层，P型多晶硅层和N型多晶硅层连续相互交错设置。本发明在终端区多晶硅以环绕方式从内圈的闸极端连接到外围的汲极端，加以间隔方式掺杂硼及磷形成多重的PN结构，对组件的逆向崩溃电压的影响甚微，从而保证产品的可靠性和耐压性。
一种平面功率 mosfet 器件闸汲端夹止结构

1
2
3
下一页»
尾页
共 37 条