[发明专利]生产半导体集成电路的方法有效
| 申请号： | 97121894.3 | 申请日： | 1997-12-11 |
| 公开（公告）号： | CN1085407C | 公开（公告）日： | 2002-05-22 |
| 发明（设计）人： | 山本悦章;相沢一雄 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/28 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 卢纪,刘文意 |
| 地址： | 日本国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种生产半导体集成电路的方法，在半导体基片上形成带侧壁绝缘膜的栅结构和场氧化膜。然后，为带侧壁绝缘膜的栅结构形成扩散层。随后，从每一侧壁绝缘膜和场氧化膜上去除表面层。接着，按照与带侧壁绝缘膜的栅结构以及场氧化膜自对准的方式在每一扩散层的表面层内形成硅化物层。#! | ||
| 搜索关键词： | 生产 半导体 集成电路 方法 | ||
【主权项】：
1.一种生产半导体集成电路的方法，其特征在于，它包含的步骤有：在半导体基片上形成一个带侧壁绝缘膜的栅结构和一层场氧化膜；注入包含氟离子的离子以形成所述带侧壁绝缘膜的栅结构的扩散层；将每个所述侧壁绝缘膜和所述场氧化膜的表面中的氟离子浓度降低至一预定值；以及硅化钛层按自对准的方式只形成在栅电极和扩散层上；在每一所述扩散层的表面层内形成硅化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97121894.3/，转载请声明来源钻瓜专利网。
- 上一篇：金属制气缸盖衬垫
- 下一篇：酰胺类稳定化合物及其制备方法和应用
- 同类专利
- 一种三端固定负输出电压调整器制作方法-202310919205.9
- 张宝华 - 无锡天和电子有限公司
- 2023-07-26 - 2023-10-24 - H01L21/8222
- 本申请提供的一种三端固定负输出电压调整器制作方法，其引入高浓度特硼掺杂工艺制作电压基准电路中的齐纳二极管，确保得到性能优异的内部基准源Vref；使用高浓度深结硼掺杂工艺，制作超β横向LPNP晶体管，将超β横向LPNP晶体管的掺杂特硼结深控制到5um，确保LPNP晶体管的放大倍数HFE将达到50~60倍，有效的提升了电路内部LPNP得性能，提高了LPNP管的发射效率，而且还保持了LPNP晶体管的原有高击穿电压BV
- 半导体装置-201880069469.7
- 村濑康裕;芦峰智行;中川博 - 株式会社村田制作所
- 2018-12-26 - 2023-10-13 - H01L21/822
- 半导体装置(100)具备：半导体基板(110)，具有第一主面(110A)以及第二主面(110B)；第一电极(131)，设置在半导体基板(110)的第一主面(110A)侧；电介质层(120)，设置在半导体基板(110)与第一电极(131)之间；第一电阻控制层((140)，设置在第一电极(131)之上；布线部(150)，设置在第一电阻控制层(140)之上；以及第二电极(132)，设置在半导体基板(110)的第二主面(110B)侧。第一电阻控制层(140)具备：将第一电极(131)与布线部(150)电连接的第一区域(141)；与第一区域(141)并排且电阻率比第一区域(141)高的第二区域(142)。
- 器件参数的测量方法-202080027185.9
- 柳达也 - 罗姆股份有限公司
- 2020-03-27 - 2023-10-03 - H01L21/822
- 例如，器件参数的测量方法包括：在m个电阻值(其中m为3以上的整数)中切换所述开关元件的外部栅极电阻的同时，反复测量开关元件在其开关瞬态下的栅源电压(或栅极‑发射极电压)的步骤；以及在用Rgin和Vp分别表示所述开关元件的内部栅极电阻和坪电压，并将所述外部栅极电阻的m个电阻值和相应的所述栅源电压(或栅极‑发射极电压)的m个电压值分别用作Rg(k)和Vgs(k)(其中k＝1，2…m)的同时，通过进行方程Vgs(k)＝Rg(k)/(Rg(k)+Rgin)×Vp的拟合来导出所述开关元件的内部栅极电阻Rgin或坪电压Vp的步骤。
- 电容器-201880048521.0
- 原田真臣;泉谷淳子;香川武史;松原弘 - 株式会社村田制作所
- 2018-07-11 - 2023-10-03 - H01L21/822
- 本发明的目的在于提供抑制保护层电容，且即使在高温时、高湿度时也具有较高的Q值的电容器。本发明的一侧面所涉及的电容器具备：基板；下部电极，形成在基板上；介电膜，形成在下部电极上；上部电极，形成在介电膜上的局部；保护层，覆盖下部电极以及上部电极；以及外部电极，贯通保护层，在从上方观察电容器的俯视时，外部电极仅形成在被上部电极的周缘划定的区域内。
- 基于离子阱的多状态器件-201880070106.5
- 李宁;李允锡;J·德索萨;D·萨达纳 - 国际商业机器公司
- 2018-11-16 - 2023-09-29 - H01L21/822
- 提供了一种半导体结构，其包含控制栅极偏压并具有增加的输出电压保持率和电压分辨率的非易失性电池。该半导体结构可以包括半导体衬底，该半导体衬底包括位于源极/漏极区域之间的至少一个沟道区域。栅极电介质材料位于半导体衬底的沟道区域上。电池堆叠位于栅极电介质材料上。该电池堆叠包括：位于栅极电介质材料上的阴极集电器，位于阴极集电器上的阴极材料，位于阴极材料上的第一离子扩散阻挡材料，位于第一离子扩散阻挡材料上的电解质，位于电解质上的第二离子扩散阻挡材料，位于第二离子扩散阻挡材料上的阳极区域和位于阳极区域上的阳极集电器。
- 一种半导体器件的制备方法及半导体器件-202210254166.0
- 王剑屏 - 长鑫存储技术有限公司
- 2022-03-15 - 2023-09-22 - H01L21/822
- 本公开实施例提供了一种半导体器件的制备方法及半导体器件，其中，所述方法包括：提供衬底，衬底包括第一区域和第二区域；在衬底上形成堆叠材料层，堆叠材料层包括第一介质层、第一导电层及第二导电层；对堆叠材料层执行第一次刻蚀工艺，去除位于第一区域两端部和位于第二区域中间部分的第二导电层形成第二栅极层和电阻接触部；对堆叠材料层执行第二次刻蚀工艺，保留位于第二栅极层、电阻接触部下方的第一导电层和位于第二区域中间部分的第一导电层；其中，保留在第二栅极层下方的第一导电层构成第一栅极层，保留在第二区域中间部分的第一导电层和保留在电阻接触部下方的第一导电层构成电阻层，电阻层与电阻接触部构成电阻器结构。
- 薄膜电容器及其制造方法-201880042663.6
- 香川武史;泉谷淳子;原田真臣;松原弘;石田宣博 - 株式会社村田制作所
- 2018-07-20 - 2023-09-22 - H01L21/822
- 薄膜电容器(100)具备：下部电极(120)；介电膜(130)；上部电极(140)；第1保护膜(151)，其分别形成有使上部电极(140)开口的第1贯通孔(CH11)和使下部电极(120)开口的第2贯通孔(CH12)且具有第1上表面(150A)；第2保护膜(152)，其具有处于比第1保护膜151的第1上表面150A高的位置的第2上表面(150B)；第1端子电极(161)，其通过第1贯通孔(CH11)而与上部电极(140)电连接，至少延伸至第2保护膜(152)的第2上表面(150B)地设置；以及第2端子电极(162)，其通过第2贯通孔(CH12)而与下部电极(120)电连接，至少延伸至第2保护膜(152)的第2上表面(150B)地设置。
- 在硅基自对准双极工艺中集成锗硅异质结晶体管的方法及半导体器件-202310853224.6
- 钟怡;刘青;王飞;张静;冉明;黄东;裴颖;李智囊 - 中国电子科技集团公司第二十四研究所
- 2023-07-12 - 2023-09-19 - H01L21/8222
- 本发明提供了一种在硅基自对准双极工艺中集成锗硅异质结晶体管的方法及半导体器件，在本发明中，基于工艺制程步骤的巧妙设计，在硅基自对准双极工艺中同时集成了锗硅异质结晶体管的工艺制程，在不显著增加工艺复杂度的情况下，利用单一制造工艺中同时集成制备硅垂直双极晶体管和锗硅异质结双极晶体管，提升了工艺制程效率，降低了工艺成本，且晶体管又进一步分为NPN型和PNP型，对应制备得到的半导体器件可以涵盖多种晶体管结构组合，适用于多种不同功能需求的应用场景，可因地制宜地提升对应半导体器件或者芯片的电学性能。
- 在锗硅双极工艺中集成双层多晶硅自对准垂直型双极晶体管的方法及半导体器件-202310853223.1
- 钟怡;冉明;黄东;王飞;刘青;张静;裴颖;李智囊 - 中国电子科技集团公司第二十四研究所
- 2023-07-12 - 2023-09-19 - H01L21/8222
- 本发明提供了一种在锗硅双极工艺中集成双层多晶硅自对准垂直型双极晶体管的方法及半导体器件，在本发明中，基于工艺制程步骤的巧妙设计，在锗硅双极工艺中同时集成双层多晶硅自对准垂直型双极晶体管的工艺制程，在不显著增加工艺复杂度的情况下，利用单一制造工艺中同时集成制备锗硅异质结双极晶体管和硅垂直双极晶体管，提升了工艺制程效率，降低了工艺成本，且晶体管又进一步分为NPN型和PNP型，对应制备得到的半导体器件可以涵盖多种晶体管结构组合，适用于多种不同功能需求的应用场景，可因地制宜地提升对应半导体器件或者芯片的电学性能。
- 制造三维半导体器件的方法-201810445608.3
- 权容贤;张大铉 - 三星电子株式会社
- 2018-05-10 - 2023-09-15 - H01L21/822
- 一种制造三维半导体器件的方法，所述方法包括：在包括图案区和与图案区相邻的缓冲区的下层上堆叠第一硬掩模层和第二硬掩模层，第一硬掩模层和第二硬掩模层分别用于形成第一硬掩模图案和第二硬掩模图案；图案化所述第二硬掩模层以形成所述第二硬掩模图案，所述第二硬掩模图案包括所述图案区上的多个第一掩模孔和所述缓冲区上的至少一个凹部，所述多个第一掩模孔暴露所述第一硬掩模层；以及使用所述第二硬掩模图案作为蚀刻掩模来蚀刻所述第一硬掩模层，以形成所述第一硬掩模图案。
- 电子电路装置-202180089201.1
- 本田圭一 - 株式会社村田制作所
- 2021-12-22 - 2023-09-12 - H01L21/822
- 半导体基板(100)具备：一次写入的熔丝存储器(222)；控制部(221)，其进行向熔丝存储器(222)的数据的写入以及读出；以及数字(IO21)。布线层(110)具备：布线导体(71)，其将数字(IO21)和外部连接端子(601)连接；以及平面导体(50)，其设置在布线导体(71)与半导体基板(100)的表面(F100)之间。在层叠半导体基板(100)以及布线层(110)的层叠方向上观察时，布线导体(71)与熔丝存储器(222)重叠。平面导体(50)配置在布线导体(71)与熔丝存储器(222)之间，与接地电位连接。
- 高频开关-201880047278.0
- 关健太 - 株式会社村田制作所
- 2018-07-26 - 2023-09-12 - H01L21/822
- 从输入输出端子(P251)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度比从输入输出端子(P211)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度长。FET(251)和FET(211)具有基于给定的输入功率的在FET(251)的漏极‑源极间传输的功率变得比在FET(211)的漏极‑源极间传输的功率大的构造。
- 太赫兹元件、半导体装置-201880042706.0
- 向井俊和;金在瑛;外山智一郎 - 罗姆股份有限公司
- 2018-06-26 - 2023-09-12 - H01L21/822
- 本发明的一方案提供的太赫兹元件具备半导体基板、第一导电层、第二导电层、能动元件。上述第一导电层以及第二导电层分别形成于上述半导体基板且相互绝缘。上述能动元件形成于上述半导体基板并与上述第一导电层以及上述第二导电层导通。上述第一导电层包括沿第一方向延伸的第一天线部、在上述半导体基板的厚度方向视角上相对于上述能动元件位于第二方向侧的第一电容部、连接于上述第一电容部的第一导电部。上述第二方向与上述厚度方向和上述第一方向正交。上述第二导电层包括第二电容部。上述第二电容部层叠于上述第一电容部且从上述第一电容部绝缘。上述半导体基板包括从上述第一电容部以及上述第二电容部露出的露出部。上述第一导电部具有在上述厚度方向视角上隔着上述露出部从上述第一天线部向上述第二方向离开的部位。
- 静电释放保护器件的半导体结构以及制造方法-201610658085.1
- 姚飞;王世军;殷登平 - 南京矽力微电子技术有限公司
- 2016-08-11 - 2023-09-01 - H01L21/822
- 一种低电容的静电释放保护器件的半导体结构以及制造方法，在第一掺杂类型的半导体衬底(401)的顶面的第一区域、第二区域分别形成第一掺杂类型的掩埋层(402)、第二掺杂类型的掩埋层(403)；在所述第一掺杂类型的掩埋层(402)以及所述第二掺杂类型的掩埋层(403)的上方形成第二掺杂类型的外延层(405)，第一掺杂类型的掩埋层(402)、第二掺杂类型的掩埋层(403)被掩埋在所述半导体衬底(401)与所述外延层(405)之间，在所述外延层(405)上位于所述第二掺杂类型的掩埋层(403)上方的第三区域(4051)的顶部形成第一掺杂类型的第一掺杂区(407)。
- 用于环绕式栅极FET架构的临界电压调制-202180087088.3
- 史蒂文·C·H·洪;本杰明·科伦坡;金明宣;斯里尼瓦·甘迪科塔;杨逸雄;杰奎琳·S·阮奇;杨勇 - 应用材料公司
- 2021-11-17 - 2023-08-29 - H01L21/822
- 一种形成栅极堆叠结构的方法包括在形成在基板上的半导体结构上的高κ栅极介电层上形成偶极金属层，退火偶极金属层，和移除偶极金属层。偶极金属层包括在高κ栅极介电层中的掺杂剂。
- 具有减少谐波的瞬态电压抑制二极管及其制造和使用方法-201710930501.3
- M.戈尔班扎德;J.克拉克;W.A.拉塞尔 - 商升特公司
- 2017-10-09 - 2023-08-29 - H01L21/822
- 本申请涉及具有减少谐波的瞬态电压抑制二极管及其制造和使用方法。半导体器件包括半导体管芯。在半导体管芯中形成瞬态电压抑制（TVS）结构。在半导体管芯上形成电容器。在一个实施例中，通过在半导体管芯上沉积第一导电层、在第一导电层上沉积绝缘层、以及在半导体管芯上沉积第二导电层来形成电容器。在另一个实施例中，通过在半导体管芯中形成沟道、在沟道中沉积绝缘材料、以及在沟道中沉积导电材料来形成电容器。
- 一种优化深沟槽低电容TVS的制备方法-202310675499.5
- 周倩 - 上海菱芯半导体技术有限公司
- 2023-06-08 - 2023-08-25 - H01L21/822
- 一种优化深沟槽低电容TVS的制备方法，涉及半导体技术领域。本发明采用高电阻N型FZ（区熔）衬底来替代在高掺杂的P型衬底上生长高电阻率N型外延层。在现在越来越成熟的薄片加工能力的基础上，通过晶圆减薄工艺，同时结合背面高能硼注入工艺来实现背面P型层替代高掺杂的P型衬底。由于直接采用高电阻N型FZ衬底来加工TVS器件，没有了高掺杂的P型衬底的影响，因此，从根本上解决和避免了P型衬底自扩散效应，确保了高电阻N型层的电阻率稳定性，提升了TVS器件参数和良品率的稳定性。同时，可以通过选择更低掺杂浓度的N型衬底来进一步优化TVS器件的低电容性能，通过调整背面P型层的掺杂浓度来优化雪崩二极管的耐压性能，使得器件参数和应用表现整体得以提升。
- 窄深沟槽的沉降物至掩埋层连接区域-201880059741.3
- B·胡;A·萨多夫尼科夫;S·K·蒙哥马利 - 德克萨斯仪器股份有限公司
- 2018-09-19 - 2023-08-25 - H01L21/822
- 一种形成IC的方法包括在掺杂有第一类型的衬底(102)中形成掺杂有第二类型的掩埋层(BL)(106)。蚀刻深沟槽直至BL，深沟槽包括较窄的内沟槽环和较宽的外沟槽环。第一深沉降物(122)注入使用具有第一剂量、第一能量和第一倾角的第二类型的离子。第二深沉降物(182)注入使用具有小于第一剂量的第二剂量、大于第一能量的第二能量以及小于第一倾角的第二倾角的第二类型的离子。外沟槽环和内沟槽环被电介质衬里。从外沟槽环的底部去除电介质衬层。外沟槽环填充有导电填充材料，该导电填充材料与衬底接触并填充内沟槽环。
- 半导体装置-201880070579.5
- 佐藤好则;原英夫 - 罗姆股份有限公司
- 2018-10-09 - 2023-08-11 - H01L21/822
- 本发明的半导体装置具有：作为脉冲信号的发送侧的第一芯片；作为脉冲信号的接收侧的第二芯片；以及第三芯片，其使用集成变压器将第一芯片与第二芯片之间电绝缘，同时将脉冲信号从第一芯片传输到第二芯片。第二芯片和第三芯片分别具备用于经由前级的接合线接受脉冲信号的输入的第一电极。在各芯片的第一电极中的至少一个的下部区域中，设置有与第一电极电绝缘并连接到基准电位端的第二电极。由此，能够形成LC低通滤波器，从而可以降低脉冲信号的噪声。
- 一种高压无串扰达林顿晶体管及其制备方法-202310398656.2
- 陈烨;许柏松;王金富;韩笑;赵飞;陈磊 - 江苏新顺微电子股份有限公司
- 2023-04-14 - 2023-08-01 - H01L21/8222
- 本发明提供一种高压无串扰达林顿晶体管器件及其制备方法，采用组合终端结构有效避免了电场终端边缘集中效应，有效的提升了器件击穿电压，保障电压达到850V以上；T1和T2管之间设置有N型隔离截止条结构，有效的抑制了高压达林顿晶体管的放大串扰异常，提升功放电路的增益，避免谐波丢失异常；T2管开出一个环型结构，并联形成一个加速二极管回路，用于达林顿晶体管关断过程中发射极中积累的超量电荷的复合及泄放，降低电源的开关损耗，提高功率变换器的效率和功率密度。
- 半导体装置及其制造方法-201880082364.5
- 松原弘;泉谷淳子;大江秀明;根本益太郎 - 株式会社村田制作所
- 2018-12-11 - 2023-08-01 - H01L21/822
- 半导体装置(100)具备：半导体基板(110)，具有相互对置的第一主面(110A)以及第二主面(110B)；以及多孔金属氧化膜(180)，形成在半导体基板(110)的第一主面(110A)侧，并且具有多个细孔。半导体基板(110)构成为：在第一主面(110A)侧具有与多孔金属氧化膜(180)电连接的连接部(111)，并且从第二主面(110B)侧到第一主面(110A)侧的连接部(111)提供供电路径。
- 半导体集成电路装置的设计方法、半导体集成电路装置以及程序-202080107453.8
- 高桥贤吾;高桥祐二 - 株式会社索思未来
- 2020-11-27 - 2023-07-21 - H01L21/822
- 在半导体集成电路装置的设计方法中，在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内配置多个宏，从电路配置区域内的未配置有宏的第一区域检测宽度小于第一值的狭小区域，在所检测出的狭小区域中，按照与第一规则不同的第二规则配置电源开关电路，在狭小区域以外的第一区域中按照第一规则配置电源开关电路。
- 电子装置-201780071699.2
- 松本昌大;中野洋;柳川善光;小田部晃 - 日立安斯泰莫株式会社
- 2017-12-20 - 2023-07-18 - H01L21/822
- 以往的电子装置的保护电路的耐电涌性差，难以将集成电路的外部连接端子直接连接至电子装置等的外部连接端子。本实施例的电子装置的保护电路具备：连接外部信号的外部连接端子(1)；连接外部连接端子(1)与保护电阻(3)的配线层(2)；保护内部电路不受从外部连接端子(1)输入的电涌或噪声的影响的保护电阻(3)；分割保护电阻(3)的狭缝(4、5、6、7、8、9、10)；通过利用狭缝(4、5、6、7、8、9、10)分割保护电阻(3)而构成的电流分散电阻(11、12、13、14、15、16、17、18)；以及连接至电流分散电阻(11、12、13、14、15、16、17、18)的MOS晶体管(19、20、21、22、23、24、25、26)。
- 摄像装置-202180071456.5
- 留河优子;西村佳寿子 - 松下知识产权经营株式会社
- 2021-10-18 - 2023-06-30 - H01L21/822
- 摄像装置具备第1光电转换部、第2光电转换部和第1电容元件。第1光电转换部将第1波段的光转换为第1电荷。第2光电转换部将第2波段的光转换为第2电荷。第2光电转换部在摄像装置的厚度方向上被配置在与第1光电转换部不同的高度。第1电容元件积蓄第1电荷及第2电荷。
- 基板电流抑制电路、基准电压生成电路及半导体装置-202180067900.6
- 越田浩旨;香山信三;可部达也;田丸雅规 - 松下知识产权经营株式会社
- 2021-08-25 - 2023-06-23 - H01L21/822
- 基板电流抑制电路(11)具备对第3及第4晶体管的集电极供给固定电压的固定电压线(8)；固定电压在第1极性为P型的情况下是比第3及第4晶体管的基极电压高的电压(VDD2)，在第1极性为N型的情况下是比基极电压低的电压(VSS2)。
- 半导体器件及其制备方法-202310279233.9
- 曾大杰;高宗朋 - 上海鼎阳通半导体科技有限公司
- 2023-03-22 - 2023-06-23 - H01L21/8222
- 本发明涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供一半导体衬底；于半导体衬底内第一元件区域形成第一元件第一导电类型区；于半导体衬底内第二元件区域形成第一导电类型沟道区，第一元件第一导电类型区的掺杂浓度小于第一导电类型沟道区的掺杂浓度，第一元件第一导电类型区和第一导电类型沟道区至少部分处于同一水平面。上述半导体器件的制备方法，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。
- 半导体结构及其制作方法-201980102498.3
- 程凯 - 苏州晶湛半导体有限公司
- 2019-12-05 - 2023-06-06 - H01L21/8222
- 本申请提供了一种半导体结构及其制作方法，制作方法中，提供第一P型半导体层，在第一P型半导体层上依次形成N型半导体层与第二P型半导体层，第一P型半导体层、N型半导体层以及第二P型半导体层都包括GaN基材料；其中，所提供的第一P型半导体层中，控制上表面为Ga面；形成N型半导体层时，控制上表面为N面；形成第二P型半导体层时，控制上表面为N面。利用湿法刻蚀的方向性，使得从第二P型半导体层的N面开始刻蚀，自动停止于第一P型半导体层的Ga面，可以避免第一P型半导体层的过刻蚀以及空穴载流子浓度下降。之后干法刻蚀第二P型半导体层，停止于N型半导体层的上表面，有利于降低N型半导体层的电连接结构的接触电阻。
- 反向电压40V或60V桥式整流电路的集成制作方法-202010166234.9
- 张志向;邓春茂 - 天水天光半导体有限责任公司
- 2020-03-11 - 2023-06-02 - H01L21/8222
- 本发明是一种反向电压40V或60V桥式整流电路的集成制作方法，步骤为：a、衬底硅片清洗b、初始氧c、埋层光d、注入砷e、砷退火f、漂片g、清洗：h、初始氧化i、下隔离光刻j、注入硼，k、下隔离推结m、漂片n、清洗o、外延，P、衬底硅片清洗Q、初始氧化R、上隔离光刻T、硼扩散U、隔离扩散V、漂硼硅玻璃W、清洗X、氧化Y、N+光刻Z、清洗AA、磷扩散BB、磷再扩散CC、P+环光刻DD、硼离子注入EE、退火FF、引线孔光刻GG、清洗HH、Ni势垒金属蒸发II、硅化物形成JJ、Ni硅化物腐LL、正面金属Al蒸发MM、金属反刻。优点：采用这种工艺电路一致性好，封装体积小，封装良率高。
- 电容器-201880047281.2
- 竹内雅树;芦峰智行 - 株式会社村田制作所
- 2018-08-30 - 2023-05-30 - H01L21/822
- 具备：基材(110)，其具有相互对置的第一主面(110A)以及第二主面(110B)，并在第一主面(110A)侧形成有多个沟道部(111)；介电膜(130)，其在基材(110)的第一主面(110A)侧设置在包含多个沟道部(111)的内侧的区域；导电体膜(140)，其设置在包含多个沟道部(111)的内侧的区域且设置在介电膜(130)之上；以及焊盘(161)，其与导电体膜(140)电连接，多个沟道部(111)在从基材(110)的第一主面(110A)的法线方向俯视时，避开焊盘(161)的周围的区域中沿与焊盘(161)电连接的焊线(162)延伸的第一方向X的第一区域(101)而设置在沿与第一方向X交叉的第二方向Y的第二区域(102)。
- 等效电路模型、程序、记录媒体及模拟装置-202180063322.9
- 国武宽司;马场晴之 - 株式会社半导体能源研究所
- 2021-09-09 - 2023-05-16 - H01L21/822
- 提供一种用来执行包含反铁电性元件的电路的模拟的程序。该程序为设定有反铁电性元件的等效电路模型的程序。等效电路模型的第一端子与第二端子之间具备铁电性元件、线性电阻器、第一晶体管及第二晶体管。第一端子与铁电性元件的一对电极中的一方及线性电阻器的第一端子连接，铁电性元件的一对电极中的另一方与第一晶体管的源电极和漏电极中的一个连接，第一晶体管的栅电极与第二晶体管的栅电极、第二晶体管的源电极和漏电极中的一个以及线性电阻器的第二端子连接，第二端子与第一晶体管的源电极和漏电极中的另一个以及第二晶体管的源电极和漏电极中的另一个连接。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
