[发明专利]一种存内计算电路、控制方法及芯片在审
| 申请号： | 202211521871.9 | 申请日： | 2022-11-30 |
| 公开（公告）号： | CN115862705A | 公开（公告）日： | 2023-03-28 |
| 发明（设计）人： | 周玉梅;李晓峰;乔树山;尚德龙 | 申请（专利权）人： | 中科南京智能技术研究院 |
| 主分类号： | G11C11/41 | 分类号： | G11C11/41;G11C11/413 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 王瑞琳 |
| 地址： | 211135 江苏省南京市江宁*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种存内计算电路、控制方法及芯片，涉及集成电路技术领域，存内计算电路包括传输线和至少一个存内计算子电路，存内计算子电路包括：存储模块，存储模块的两端分别连接有第一位线和第二位线；第一开关，第一开关通过传输线连接模数转换电路；解耦模块，第二位线通过解耦模块连接第一开关的控制端，在存内计算操作时，存储模块通过解耦模块控制第一开关的通断，以用于提高第二位线电压的变化与计算结果的线性度。本申请能够使得位线电压和计算结果呈线性关系，减小了模数转换电路的量化误差，提高了存内计算系统的精确度。 | ||
| 搜索关键词： | 一种 计算 电路 控制 方法 芯片 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科南京智能技术研究院，未经中科南京智能技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211521871.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 存算一体存储器及其执行同态运算的方法-202210402401.4
- 杨越;范安俊逸;燕博南;梅国强;赵振颖 - 北京苹芯科技有限公司
- 2022-04-18 - 2023-10-27 - G11C11/41
- 本发明提供了一种存算一体存储器及其执行同态运算的方法，包括：存算一体存储单元，其被配置根据控制信号为对第一输入数据与第二输入数据执行加法运算和/或乘法运算和/或乘加运算；以及控制器，其被配置为将第一输入数据与第二输入数据的同态运算转换为加法运算和/或乘法运算和/或乘加运算并且向所述多个存算一体存储单元发送相应控制信号。
- 提高SRAM读取稳定性的存储单元电路-202310696710.1
- 陈蓓;范茂成 - 上海华力集成电路制造有限公司
- 2023-06-13 - 2023-10-10 - G11C11/41
- 本申请提供一种提高SRAM读取稳定性的存储单元电路，包括4个PMOS晶体管M1、M2、M5、M6和6个NMOS晶体管M3、M4、M7、M8、M9、M10，其中，M1、M2作为选通管。通过本申请，可以避免读字线和写字线同时打开时可能引发的读取错误的问题，提高数据读取的稳定性。
- 用于自容式仪器的超低功耗的大容量数据存储方法-202011187324.2
- 曹平;江伟;黄锡汝;李超;安琪 - 合肥中科采象科技有限公司
- 2020-10-29 - 2023-08-18 - G11C11/41
- 一种数据存储方法，包括以下内容：自容式仪器上电后启动一次eMMC Flash初始化；作业过程中，待存储数据先缓存在低功耗SRAM中，此时eMMC Flash处于极低功耗睡眠模式；当SRAM接近满之后触发转运过程，此时唤醒eMMC Flash，数据从SRAM中转运到eMMC Flash，即SRAM向eMMC Flash发起一次单块写的写操作请求；转运完成后eMMC Flash再次进入睡眠模式；自容式仪器作业过程中不断执行上述SRAM和eMMC Flash组合存储的循环；当自容式仪器回收到地面后，将通过多块读的方式快速读出数据；所述方法中采用基于Flash架构的低功耗FPGA作为自容式仪器的控制中心；通过FPGA硬件逻辑实现存储控制。
- 一种双-6T SRAM结构的存内计算装置-202010748938.7
- 乔树山;陶皓;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2020-07-30 - 2023-08-11 - G11C11/41
- 本发明涉及一种双‑6T SRAM结构的存内计算装置。该装置包括：奇偶双通道阵列、T6T SRAM单元阵列、全局‑局部参考电压产生模块、两位补码处理模块和输出组合器，奇偶双通道阵列用于将输入数据分别利用奇数通道和偶数通道输入至T6T SRAM单元阵列，T6T SRAM单元阵列用于将输入数据进行存储和计算；T6T SRAM单元阵列与全局‑局部参考电压产生模块连接，全局‑局部参考电压产生模块与两位补码处理模块连接，两位补码处理模块用于将T6T SRAM单元阵列计算后的数据进行补码操作，输出组合器和两位补码处理模块连接，输出组合器用于将补码操作后的数据进行累加结合，得到最终的输出数据。本发明能够减少中间数据的产生，降低功耗。
- 静态随机存取存储器、芯片-202210102259.1
- 詹士杰;吴颖;许俊豪 - 华为技术有限公司
- 2022-01-27 - 2023-08-08 - G11C11/41
- 本申请实施例提供一种静态随机存取存储器，以及具有静态随机存取存储器的芯片。涉及存储器技术领域。主要提供可以降低静态功耗的单极型的SRAM存储器。该SRAM存储器的存储单元包括：单极型的第一逻辑门电路和第二逻辑门电路，第一逻辑门电路和第二逻辑门电路均具有：输入端口和输入共轭端口，输出端口和输出共轭端口；第一逻辑门电路的输入端口和第二逻辑门电路中的输出端口电连接，第一逻辑门电路的输出端口和第二逻辑门电路中的输入端口电连接，第一逻辑门电路的输入共轭端口与第二逻辑门电路的输出共轭端口电连接，第一逻辑门电路的输出共轭端口和第二逻辑门电路中的输入共轭端口电连接。通过单极型的共轭结构，避免该存储单元出现漏电流现象。
- 一种基于4管存储结构的存内计算阵列装置-202010748941.9
- 乔树山;黄茂森;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2020-07-30 - 2023-08-04 - G11C11/41
- 本发明涉及一种基于4管存储结构的存内计算阵列装置，包括：存储阵列模块、行译码模块、列译码模块、输入激活驱动模块和模数转换器输出模块；所述存储阵列模块的输入端连接输入激活驱动模块，存储阵列模块的输出端通过乘累加位线连接模数转换器输出模块，所述行译码模块用于对所述存储阵列模块中字线行选取；所述列译码模块用于对所述存储阵列模块中位线其反信号进行选取；所述输入激活驱动模块用来传输输入激活信号，并使所述激活信号与所述存储阵列模块中所存数据进行乘累加运算；所述模数转换器输出模块用于对乘累加位线的信号进行模数转换。本发明的整个装置相较现有技术有更小的面积，更低的功耗，更好的稳定性。
- 一种基于SRAM位线同或的电压累加存内计算电路-202010749712.9
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2020-07-30 - 2023-08-04 - G11C11/41
- 本发明涉及一种基于SRAM位线同或的电压累加存内计算电路。该电压累加存内计算电路包括：所述同或模式下的读字线驱动器模块通过读字线与所述存储运算单元相连接；所述存储模式下的行译码器模块通过写字线与所述存储运算单元相连接；所述存储模式下的写位线驱动和列译码模块通过写位线与所述存储运算单元相连接；每个所述存储运算单元内的读位线均与一个所述模拟数字转换器直连；通过对所述存储阵列模块中的各条读位线电压的按位三元同或门结果进行模拟累积，并使用所述模拟数字转换器将读位线电压数字化输出。本发明能够缩短输出电压的传播时间。
- 抗多节点翻转SRAM的存储单元-202110106525.3
- 程旭;韩源源;韩军;曾晓洋 - 复旦大学
- 2021-01-27 - 2023-08-01 - G11C11/41
- 本发明属于集成电路技术领域，具体为一种抗多节点翻转的SRAM存储单元。本发明SRAM存储单元，由两个p‑MOS堆叠结构，两个n‑MOS堆叠结构，两个p‑MOS，两个n‑MOS和两个选通管组成。该存储单元利用堆叠结构形成非敏感冗余存储节点，当其他敏感节点因单粒子效应产生逻辑翻转的时候，非敏感冗余节点不会发生存储信息翻转，从而保证单元存储信息不变。本发明结构简单，能够有效地阻止多节点翻转引发单元存储状态翻转，可以有效应用于辐射环境中的片上系统。
- 一种存内计算单元及阵列-202010749705.9
- 乔树山;李润成;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2020-07-30 - 2023-08-01 - G11C11/41
- 本发明提供一种存内计算单元及阵列，所述存内计算单元包括：用于存储权值的电阻型sram存储单元、用于读写解耦的外围电路和用于进行乘加运算的MAV模块。本发明采用电阻型的sram存储单元代替6Tsram存储单元应用在存内计算阵列中可以降低布线的复杂度，采用外围电路实现读写操作的解耦，通过解耦合，将输入和输出端口分离，避免了6Tsram存储单元由于多个WL(字线)激活同一列上的多个单元可能会意外造成BL(位线)的放电，进入“假写”的状态，造成存储内部的数据错误。而且本发明还设置了用于进行乘加运算的MAV模块，可以通过电压累计的方式进行乘加运算，可以同时进行多位的运算，而不需要额外的外围电路。
- 提升5T比特单元读出稳定性的方法、5T比特单元和存储器-202310591082.0
- 杨展悌;朱纪军 - 贝菲半导体技术（广东）有限公司
- 2023-05-24 - 2023-07-25 - G11C11/41
- 本发明公开了提升5T比特单元读出稳定性的方法、5T比特单元和存储器，涉及存储技术领域，解决了5T比特单元在读出数据时容易出错的问题，其技术方案要点是：对第五晶体管施加正向偏压，以使得感测放大器所侦测的位线电压与二分一倍电源电压的差值变大；其中，感测放大器的一端与所述位线连接，另一端接入固定的二分一倍电源电压；第五晶体管是采用全耗尽型绝缘体上硅工艺制备所得到的晶体管。本发明利用FDSOI工艺制备得到晶体管具备正向偏压的特性，将较高的正向偏压电压施加在与位线连接的第五晶体管上，以拉大位线电压与VDD/2的差距，使得感测放大器稳定的侦测出位线BL的电平高低，从而大幅提升由5个晶体管组成的5T比特单元的读出的稳定性。
- 有符号位的SRAM多值单元及存算一体芯片-202310217819.2
- 王源;乔鑫 - 北京大学
- 2023-03-03 - 2023-07-14 - G11C11/41
- 本发明提供一种有符号位的SRAM多值单元及存算一体芯片，涉及集成电路设计技术领域，单元包括：符号位调制单元、权重符号位存储单元及2
- 存储器器件及其制造方法-202310083013.9
- 奈尔·艾特金·肯·阿卡雅;马合木提·斯楠吉尔;王奕;张琮永 - 台湾积体电路制造股份有限公司
- 2023-02-07 - 2023-06-27 - G11C11/41
- 本申请的实施例提供了存储器器件及其制造方法。存储器器件包括形成在衬底前侧上的存储器阵列。存储器阵列通过多个位线是可存取的。存储器器件包括形成在衬底前侧的开关晶体管。开关晶体管可操作地耦接到多个位线。存储器器件包括形成在衬底背侧上的第一电容器。第一电容器配置为响应于开关晶体管截止而降低存在于多个位线中的至少一个上的电压电平。
- 半导体存储装置的布局-202111571043.1
- 曾俊砚;郭有策;王淑如;黄俊宪;余欣炽;庄孟屏;黄莉萍;陈玉芳 - 联华电子股份有限公司
- 2021-12-21 - 2023-06-23 - G11C11/41
- 本发明公开一种半导体存储装置的布局，包括基底以及三元内容可寻址存储器。三元内容可寻址存储器设置在基底上并包括多个三元内容可寻址存储器位单元，且其中至少两个沿着一对称轴呈镜像对称，其中各三元内容可寻址存储器位单元包括分别电连接至两条字线的两个存储单元，以及电连接至该些存储单元的逻辑电路。逻辑电路包括两个第一读取晶体管，以及两个第二读取晶体管，各第二读取晶体管包括栅极以及两个源极/漏极区，第二读取晶体管的源极/漏极区分别电连接至两条匹配线以及第一读取晶体管，其中，字线平行地设置于匹配线之间。
- 一种利用极性加固技术的12T抗辐射SRAM单元、模块、电路-202310136591.4
- 赵强;陈杰;程伟;李鹏飞;许鑫;吴秀龙;郝礼才;彭春雨;蔺智挺 - 安徽大学
- 2023-02-10 - 2023-05-05 - G11C11/41
- 本发明涉及模拟集成电路技术领域，更具体的，涉及一种利用极性加固技术的12T抗辐射SRAM单元，采用该种单元电路布局的模块、以及基于该种单元电路设计的抗辐射电路。本发明基于极性加固技术对存储节点Q、QB进行了NMOS管加固，只会产生负向脉冲，而该脉冲由于栅电容的存在不能影响其他晶体管的状态，这使得存储节点Q、QB有效避免发生翻转；同时外围节点S0、S1数据反馈保证了内部节点Q、QB可以在发生翻转后恢复至初始状态，从而使得单元在保证容限性能不掉队的情况，实现了抗辐照性能的提升，可实现部分双节点出现SEU也能恢复。
- 一种存内计算电路、控制方法及芯片-202211521871.9
- 周玉梅;李晓峰;乔树山;尚德龙 - 中科南京智能技术研究院
- 2022-11-30 - 2023-03-28 - G11C11/41
- 本发明公开了一种存内计算电路、控制方法及芯片，涉及集成电路技术领域，存内计算电路包括传输线和至少一个存内计算子电路，存内计算子电路包括：存储模块，存储模块的两端分别连接有第一位线和第二位线；第一开关，第一开关通过传输线连接模数转换电路；解耦模块，第二位线通过解耦模块连接第一开关的控制端，在存内计算操作时，存储模块通过解耦模块控制第一开关的通断，以用于提高第二位线电压的变化与计算结果的线性度。本申请能够使得位线电压和计算结果呈线性关系，减小了模数转换电路的量化误差，提高了存内计算系统的精确度。
- 一种8T SRAM单元及存内计算装置-202011045240.5
- 乔树山;陶皓;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2020-09-29 - 2023-03-21 - G11C11/41
- 本发明涉及一种8T SRAM单元及存内计算装置。该装置包括一个8T SRAM单元阵列、一个输入驱动器、一个列译码和位线驱动模块、一个行解码器和N个数模转换模块。本发明中的8T SRAM单元阵列使用的计算模式采用的2比特输入的乘算模式，相比传统的8T结构的存算SRAM采用的1比特输入的计算模式，能够提高计算的精度，有利于提高数据计算的准确性。同时本发明中的8T SRAM单元阵列的2比特计算方案，和传统的8T结构的存算SRAM相比实现了2个传统8T结构的存算SRAM才能完成的功能，降低了阵列的面积，减小了整体SRAM的面积消耗以及能耗，提高了效率。
- SRAM控制系统、FPGA芯片及电子设备-202221709418.6
- 贝宇;刘蒲霞;傅启攀 - 深圳市紫光同创电子有限公司
- 2022-07-04 - 2022-12-13 - G11C11/41
- 本申请公开了一种SRAM控制系统、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
- 存储器装置-202221808368.7
- 杨智铨;张瑞文;张峰铭;林建隆;徐国修;洪连嵘;王屏薇 - 台湾积体电路制造股份有限公司
- 2022-07-13 - 2022-12-02 - G11C11/41
- 本公开描述了一种存储器装置。存储器装置的特征在于包含：存储器单元区、井拾取区、第一电源供应布线区、第二电源供应布线区、位元线跨接布线区以及装置区。井拾取区及第一电源供应布线区，设置在存储器单元区的第一侧。第二电源供应布线区及位元线跨接布线区设置在存储器单元区的第二侧，其中第二侧与第一侧相对。装置区设置在存储器单元区的第二侧。其中位元线跨接布线区位在第二电源供应布线区及装置区之间。
- 一种18T抗辐照SRAM存储单元电路-202211023666.X
- 许耀华;周月亮;柏娜;王翊;李赟菲;陈子涵 - 安徽大学
- 2022-08-24 - 2022-11-25 - G11C11/41
- 本发明公开了一种18T抗辐照SRAM存储单元电路，其由10个一类MOS管、8个二类MOS管和4个节点组成，10个一类MOS管依次记为P1～P10，8个二类MOS管依次记为N1～N8，4个节点依次为第一存储节点、第二存储节点、第一冗余节点、第二冗余节点。本发明的18T抗辐照SRAM存储单元电路，一类MOS管P5的栅极与一类MOS管P6的漏极电连接，一类MOS管P5的漏极与一类MOS管P6的栅极电连接，形成交叉耦合结构实现完全抵抗单个节点处发生数据翻转；同时，由于第一存储节点与第二存储节点采用双上拉管与双下拉管结构且下拉管分别由不同反馈进行控制，使得双节点同时发生数据翻转时仍能恢复到初始状态。
- 一种基于9TSRAM的存内计算单元及阵列-202210947039.9
- 乔树山;陶皓;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-09 - 2022-11-08 - G11C11/41
- 本发明涉及一种基于9T SRAM的存内计算单元及阵列。该单元包括6TSRAM、管M7、管M8以及管M9；6T SRAM分别与字线WL、位线BL以及位线BLB连接；管M7的栅极与6T SRAM中的节点Q连接，管M7的漏极与位线RBL连接，管M7的源极与管M8的漏极以及管M9的源极连接，管M8的栅极与In端连接，管M8的源极接VSS，管M9的栅极与6T SRAM中的节点Q`连接，管M9的漏极与位线RBLB连接。本发明能够降低读写干扰的影响，进而提高计算的稳定性。
- 一种基于SRAM的存内计算电路-202210585976.4
- 贺雅娟;张振伟;骆宏阳;王梓霖;张波 - 电子科技大学
- 2022-05-27 - 2022-09-02 - G11C11/41
- 本发明属于集成电路技术领域，具体的说涉及一种基于SRAM的存内计算电路。本发明提出了一种基于SRAM的存内计算电路，包括6T SRAM Cell阵列和复用计算单元，所述存内计算电路将权重数据预先写入SRAM内存储，然后通过复用计算单元与输入数据进行乘累加运算来实现存内计算。本发明提出的一种存内计算单元虽然增加了存储器的面积，但却使得数据在存储器内部就可以完成计算，显著降低了卷积神经网络等应用的数据搬运量和功耗。
- 一种低漏电单比特存内计算单元及装置-202210062923.4
- 乔树山;曹景楠;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-01-20 - 2022-08-26 - G11C11/41
- 本发明涉及一种低漏电单比特存内计算单元，包括：6T‑SRAM存储单元、开关管P3、开关管P4、开关管P5、开关管P6、开关管P7和开关管P8；存储单元分别控制P3和P6，P3通过P4输出结果，P6通过P7输出结果，P5与P4连接，P8与P7连接。本发明通过设置晶体管P5和晶体管P8，进而减少漏电的问题。另外，本发明通过晶体管P3和晶体管P6的栅极隔绝了存储单元与外部的噪音，使存储单元进行数据存储时数据能够稳定地保存，消除读干扰写的问题。
- 一种改进SRAM架构并提高无线传输效率的装置和方法-202210491442.5
- 李炳坤;姜凯;李锐 - 山东浪潮科学研究院有限公司
- 2022-05-07 - 2022-08-23 - G11C11/41
- 本发明提供了一种改进SRAM架构并提高无线传输效率的装置和方法，本发明涉及无线传输的高速数据传输及存储领域，具体表现为通过添加缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，延迟通信模块，后通过DDR4进行数据存储和上位机读写的方法，包括用于高速度，高带宽的网络使用场景，实现多通道传输，读写低延迟和较高可靠性的传输。所述流程包括缓存模块，数据转换模块，信息加扰模块，无线通信模块，多路选择解码模块，信息解扰模块，延迟通信模块，DDR4数据存储模块以及上位机。本发明提高了数据的输入和读取速度，并保证了收发过程的稳定性。
- 同时选中多个地址的加强型FPGA SRAM阵列配置方法-202210198019.6
- 蔡旭伟;王黎明;韦嶔;程显志;贾红 - 厦门智多晶科技有限公司
- 2022-03-01 - 2022-07-15 - G11C11/41
- 本发明涉及一种同时选中多个地址的加强型FPGA SRAM阵列配置方法，包括：确定SRAM阵列的加强型写操作起始地址；采用加强型写操作在第一地址部写入对应的配置数据；采用普通写操作在第二地址部写入对应的配置数据；其中，在SRAM阵列中，加强型写操作起始地址以及其之后的地址为第一地址部，加强型写操作起始地址之前的地址为第二地址部。本发明的同时选中多个地址的加强型FPGA SRAM阵列配置方法，采用加强型写操作方法，在不改变现有电路的情况下，在大规模SRAM阵列下，确保远离位线驱动电路的SRAM单元也可正确写入配置数据。
- 用于存储器设备的功率斜变顺序控制-202210006129.8
- 张宜菁;林洋绪;许育豪;李政宏 - 台湾积体电路制造股份有限公司
- 2022-01-04 - 2022-06-21 - G11C11/41
- 本申请涉及用于存储器设备的功率斜变顺序控制。公开了支持多个功率斜变顺序或模式的存储器设备。例如，电平移位器设备可操作地连接到存储器设备中的存储器宏。电平移位器设备接收至少一个选通信号。基于至少一个选通信号的状态，电平移位器设备输出一个或多个信号，这些信号根据一个或多个功率斜变模式引起或控制存储器宏中的或由存储器宏接收的电压信号斜升、斜降或既斜升又斜降。
- 一种单比特差分SRAM存算一体阵列及装置-202210277264.6
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-03-21 - 2022-06-14 - G11C11/41
- 本发明涉及一种单比特差分SRAM存算一体阵列及装置，阵列包括：多个存算一体单元、第一电容和第二电容；各存算一体单元均包括：6T‑SRAM存储单元、第一反相器、第二反相器、晶体管TL3和晶体管TR3；第一反相器分别与存储单元和TL3的漏极连接，TL3的栅极用于输入数据IN，TL3的源极与第一电容的一端连接，第一电容的另一端接地；第二反相器分别与存储单元和TR3的漏极连接，TR3的栅极用于输入数据IN，TR3的源极与第二电容的一端连接，第二电容的另一端接地。本发明存算一体阵列在计算过程中对一整列存算一体单元同时计算，对权重值无影响，此解耦合操作完全消除了读写干扰。
- 写入辅助电路-202111525893.8
- 赖振安;陈俊晟;黄召颖 - 上海华力集成电路制造有限公司
- 2021-12-14 - 2022-06-03 - G11C11/41
- 本发明公开了一种写入辅助电路，包括：延迟电路，具有第一和第二输出端，分别输出第一和第二延迟信号；负压产生模块，第二延迟信号用于为负压产生模块提供正输入电压，第一延迟信号为负压产生模块提供控制信号；在第一延迟信号的控制下，负压产生模块将第二延迟信号转换为写入所需要的第一负电压；至少第一延迟信号的第一延迟时间具有工作电压依赖性,且随着工作电压增加时，第一延迟时间会变小，使负压产生模块提前进行正负电压切换，以避免第一负电压过低而产生电应力。本发明能提供负电压并能防止负电压过低从而防止出现极端电应力，同时还能避免采用钳位电路从而能避免由钳位电路产生的漏电路径，从而能提高能源效率。
- 一种多相采样存内计算电路-202111332475.7
- 韦雪明;周立昕;蒋丽 - 桂林电子科技大学
- 2021-11-11 - 2022-02-11 - G11C11/41
- 本发明公开一种多相采样存内计算电路，包括时序控制模块，符号判决模块和m+1个神经元单元；每个神经元单元均由位线预充电模块、权重输入模块、存内计算模块、点乘累加转换模块和钟控灵敏放大器。通过时序控制模块控制该存内计算电路实现点乘累加运算，利用多相时钟控制钟控灵敏放大器判决位线放电状态的变化，实现在特定时钟速率下对点乘累加转换模块输出的精确判决，最终利用m+1相时钟实现在1个周期内输出m+1位宽的点乘累加运算结果。本发明通过多相采样提高点乘累加运算模数转换速度，进一步提升了计算速度。
- 记忆体系统及操作记忆体的方法-202110199098.8
- 吕士濂 - 台湾积体电路制造股份有限公司
- 2021-02-22 - 2021-08-17 - G11C11/41
- 本文所揭示内容是记忆体系统及操作记忆体的方法，是关于用于决定记忆体区块的年龄的年龄侦测器，及年龄侦测器的操作方法。在一个组态中，记忆体系统包括记忆体区块及年龄侦测器，年龄侦测器耦接至记忆体区块。在一个态样中，记忆体区块回应于第一启动操作而产生第一数据集，且回应于第二启动操作而产生第二数据集。在一个组态中，年龄侦测器包括用以储存来自记忆体区块的第一数据集的储存器区块，及用以比较第一及第二数据集的不一致性侦测器。在一个组态中，年龄侦测器包括用以基于该比较来决定记忆体区块的年龄的控制器。此外，一种操作记忆体的方法亦在此揭露。
- 半导体集成电路装置以及可穿戴装置-201510940599.1
- 蒲原史朗;山县保司;长谷川拓实;杉井信之 - 瑞萨电子株式会社
- 2015-12-16 - 2021-05-11 - G11C11/41
- 本发明涉及半导体集成电路装置以及可穿戴装置，能够提供能够在实现低功耗化的同时稳定地动作的半导体装置。半导体装置具备：CPU(26)；系统控制器(24)，指定CPU(26)的动作速度；SRAM(30)，具有P型SOTB晶体管(SP1、SP2)和N型SOTB晶体管(SN1～SN4)，与CPU(26)连接；以及基板偏置电路(23)，与系统控制器(24)连接，能够对P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)供给基板偏置电压(Vsp、Vsn)。此处，在系统控制器(24)指定使CPU(26)以低速进行动作的低速模式时，基板偏置电路(23)将基板偏置电压(Vsp、Vsn)供给到P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)。
- 专利分类
