“黄锡汝”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]一种应用于测量及自动化领域的开放式模块化仪器架构-CN202311199393.9在审
发明人：李超;余滔;解立坤;孙振宇;黄锡汝 -专利权人：合肥中科采象科技有限公司
申请日： 2023-09-18 - 公布日： 2023-10-27 - 主分类号： G06F13/12 文献下载
摘要：本发明涉及数据采集，具体涉及一种应用于测量及自动化领域的开放式模块化仪器架构，包括μXI控制器、μXI背板和μXI外围插件；处理器，通过高速串行总线与FPGA阵列相连，用于实现μXI仪器复杂算法的处理和网络数据传输；FPGA阵列，通过高速串行总线对μXI外围插件进行触发和数据交互；可编程时钟触发单元，连接FPGA阵列，接收外部触发和参考时钟，实现可配置的触发、时钟扇出，同时接收授时信息，以实现系统全局时钟同步；μXI背板，引入智能平台管理架构，通过智能平台管理总线接入μXI控制器、μXI外围插件，实现系统管理；本发明提供的技术方案能够有效克服数据交互实时性较差、外部时钟输入单一的缺陷。
一种应用于测量自动化领域开放式模块化仪器架构

[发明专利]用于自容式仪器的超低功耗的大容量数据存储方法-CN202011187324.2有效
发明人：曹平;江伟;黄锡汝;李超;安琪 -专利权人：合肥中科采象科技有限公司
申请日： 2020-10-29 - 公布日： 2023-08-18 - 主分类号： G11C11/41 文献下载
摘要：一种数据存储方法，包括以下内容：自容式仪器上电后启动一次eMMC Flash初始化；作业过程中，待存储数据先缓存在低功耗SRAM中，此时eMMC Flash处于极低功耗睡眠模式；当SRAM接近满之后触发转运过程，此时唤醒eMMC Flash，数据从SRAM中转运到eMMC Flash，即SRAM向eMMC Flash发起一次单块写的写操作请求；转运完成后eMMC Flash再次进入睡眠模式；自容式仪器作业过程中不断执行上述SRAM和eMMC Flash组合存储的循环；当自容式仪器回收到地面后，将通过多块读的方式快速读出数据；所述方法中采用基于Flash架构的低功耗FPGA作为自容式仪器的控制中心；通过FPGA硬件逻辑实现存储控制。
用于仪器功耗容量数据存储方法

[发明专利]一种双链LVDS同步通讯方法-CN202310338356.5在审
发明人：李超;张可立;黄锡汝;郑佳俊 -专利权人：合肥中科采象科技有限公司
申请日： 2023-03-31 - 公布日： 2023-06-27 - 主分类号： G06F13/42 文献下载
摘要：本发明涉及LVDS同步通讯，具体涉及一种双链LVDS同步通讯方法，利用PXIe背板的PXIe_DSTARA总线实现全局时钟同步，并基于此实现PXIe_DSTARB、PXIe_DSTARC总线的LVDS链路时钟同源，仅通过收发两个LVDS链路进行链路训练验证，自适应实现双链LVDS同步通讯；本发明提供的技术方案能够有效克服现有技术所存在的不能基于PXIe背板实现双链LVDS稳定同步通讯的缺陷。
一种 lvds 同步通讯方法

[发明专利]一种中子谱仪起始信号扇出装置-CN202110563084.X有效
发明人：曹平;李嘉雯;李超;黄锡汝;安琪;岳琼申 -专利权人：中国科学技术大学;曹平;安琪
申请日： 2021-05-24 - 公布日： 2022-07-05 - 主分类号： G01N23/00 文献下载
摘要：本发明涉及一种中子谱仪起始信号扇出装置，包括：起始信号扇出模块、电子学系统中；在控制站内，由起始信号扇出模块对起始信号进行扇出，经过第一级长距离驱动处理后，由长距离电缆传输至远端的电子学系统中；在电子学系统中，起始信号通过信号接收及数字化节点进一步扇出至各电子学通道完成第二级扇出；所述长距离大于等于100m。本发明使用模拟与数字相结合的两级精确扇出方法，完成起始信号到电子学系统的精确全局同步扇出。具有多通道扇出、高定时精度、高同步精度等优点，使得电子学系统能够完成对探测器输出信号的精确测量，获得中子与物质原子核相互作用核反应的精确时间信息和能量信息。
一种中子起始信号装置

[发明专利]时钟同步网络、时钟触发网络及实时触发处理方法-CN202110440342.5有效
发明人：曹平;解立坤;李嘉雯;黄锡汝;李超;袁建辉;安琪;岳琼申 -专利权人：中国科学技术大学;曹平;安琪
申请日： 2021-04-21 - 公布日： 2022-04-19 - 主分类号： H04J3/06 文献下载
摘要：本公开提供了一种时钟同步网络、时钟触发网络及实时触发处理方法，其中，时钟同步网络包括：N个时钟触发模块，用于获取并传递通讯信息，输出同步时钟，其中，每两个时钟触发模块之间均可相互传递通讯信息；N个前端采集模块组，与每个时钟触发模块对应设置，用于接收同步时钟及授时信息，同步实时获取采集数据，并输出子触发信息至相应的时钟触发模块；前端采集模块组包括至少一个前端采集模块，该前端采集模块适用于实时同步采集信号波形，获取采集数据。本公开中的时钟同步网络仅用一个传输网络即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。
时钟同步网络触发实时处理方法

[发明专利]设备传输电路、装置及系统-CN202110770943.2在审
发明人：曹平;黄锡汝;张可立;郑佳俊;李超;袁建辉;岳琼申 -专利权人：中国科学技术大学先进技术研究院
申请日： 2021-07-07 - 公布日： 2021-10-08 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种设备传输电路，该电路包括第一差分传输装置，热插拔识别装置30，第一差模电感以及第二差模电感。本发明还公开了一种设备传输装置及设备传输系统。本发明无需额外添加用于热插拔识别电路的物理电线即可实现基于差分传输线的热插拔识别。
设备传输电路装置系统

[发明专利]信号采集装置、数据传输方法及信号读出装置-CN202110759694.7在审
发明人：曹平;李超;黄锡汝;郑佳俊;张可立;岳琼申 -专利权人：中国科学技术大学先进技术研究院
申请日： 2021-07-05 - 公布日： 2021-10-08 - 主分类号： G06F3/05 文献下载
摘要：本发明公开了一种信号采集装置、数据传输方法及信号读出装置，所述信号采集装置包括：母板，所述母板包括可编程逻辑门阵列FPGA；子板，所述子板包括模数转换器ADC，至少一个与所述模数转换器ADC连接的放大器以及与所述ADC连接的锁相环PLL；其中，所述母板和所述子板通过连接器可拆卸连接，所述锁相环PLL通过所述连接器与所述可编程逻辑门阵列FPGA连接；所述子板用于将模拟波形信号转换为数字信号后传输至所述母板。解决了信号采集装置的读出需求不同，导致信号读出系统设计不方便的技术问题，达到了方便信号采集装置的设计的技术效果。
信号采集装置数据传输方法读出

[发明专利]基于片上系统的数据交换方法-CN202110754596.4在审
发明人：曹平;黄锡汝;张可立;李超;郑佳俊;袁建辉;岳琼申 -专利权人：中国科学技术大学先进技术研究院
申请日： 2021-07-01 - 公布日： 2021-10-01 - 主分类号： G06F15/167 文献下载
摘要：本发明公开了一种基于片上系统的数据交换方法，该方法包括：接收到系统处理器发送的数据写入信号后，获取先进先出存储器的状态；在所述先进先出存储器的状态为空时，获取目标存储地址中预设数量的待写入数据，以将所述待写入数据缓存至所述先进先出存储器；将所述先进先出存储器缓存的所述待写入数据以字节流的方式输出至可编程逻辑端，通过一种软硬件数据交互接口，解决了现有技术中多模块挂载同一条总线的访问要抢占片上互连总线导致数据传输效率下降的问题，通过消耗少量的物理地址空间资源和充分利用了片上互连总线的传输带宽，提高了数据的传输效率。
基于系统数据交换方法

[发明专利]一种基于FPGA TDC的数据采集同步装置及方法-CN201910588356.4在审
发明人：曹平;黄锡汝;安琪;解立坤 -专利权人：中国科学技术大学
申请日： 2019-06-27 - 公布日： 2019-11-12 - 主分类号： H03M1/12 文献下载
摘要：一种基于FPGA TDC的数据采集同步装置及方法，装置包括：采样模块(1)，用于根据采样时钟对输入的模拟波形进行模数转换产生采样点数据；接收模块(2)，用于在触发信号到来后，根据工作时钟接收采样点数据，其中，工作时钟由采样时钟分频产生；延时链(3)，用于对触发信号进行延时；锁存模块(4)，用于在工作时钟上升沿到来时，锁存延时后的触发信号；编码模块(5)，用于计算锁存的延时后的触发信号与工作时钟上升沿之间的时间间隔；同步模块(6)，用于根据时间间隔对采样点数据进行移点同步。通过测量触发信号与触发后的第一个工作时钟上升沿的时间间隔，可以消除由于工作时钟间的相位差异引起的多采集板卡的同步偏差。
工作时钟触发信号上升沿采样点数采样时钟数据采集同步装置延时测量触发信号编码模块采集板卡采样模块接收采样接收模块模拟波形模数转换锁存模块锁存延时同步模块同步偏差相位差异点数据延时链触发分频锁存

1
共 9 条