[发明专利]一种宽动态范围的快速时钟恢复实现方法及装置在审
| 申请号： | 202110655610.5 | 申请日： | 2021-06-11 |
| 公开（公告）号： | CN113541915A | 公开（公告）日： | 2021-10-22 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 珠海亿智电子科技有限公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033 |
| 代理公司： | 深圳青年人专利商标代理有限公司 44350 | 代理人： | 吴桂华 |
| 地址： | 519000 广东省珠海市高新区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种宽动态范围的快速时钟恢复实现方法及装置，其包括鉴相单元，鉴相单元包括两个鉴相器和一个选择器，两个鉴相器的数据输入端均用于输入数据，两个鉴相器的时钟输入端用于时钟输入，两个鉴相器的相位输出端均分别输出相位误差信号至选择器，选择器实时选择正确的一个鉴相器作为相位误差选择信号输出结果。本发明采用了两个鉴相器，并根据鉴相单元的结果选择其中一个鉴相器作为输出，这种操作使得该鉴相器输出的相位误差信号具有一定的频率偏差信息，因而能够直接应用于各种传统的CDR架构，并且因为有较大的频率偏差容忍能力，可以降低系统对精准时钟的需求，进一步降低系统复杂度，具有宽动态范围的优点。 | ||
| 搜索关键词： | 一种 动态 范围 快速 时钟 恢复 实现 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海亿智电子科技有限公司，未经珠海亿智电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110655610.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 测试系统以及测试方法-202210397474.9
- 邱士轩;李孟哲 - 瑞昱半导体股份有限公司
- 2022-04-15 - 2023-10-27 - H04L7/033
- 本公开的实施例涉及测试系统以及测试方法，测试系统包含一信号产生电路、一抖动调制电路以及一示波电路。信号产生电路用以产生具有一单一时钟模式频率的一时钟模式信号。抖动调制电路用以产生一抖动信号。待测装置用以接收一输入信号。输入信号为时钟模式信号与抖动信号的一组合信号。待测装置包含一时钟数据恢复电路且进一步用以依据输入信号产生一输出信号。示波电路用以接收输出信号以供判断时钟数据恢复电路的一性能。
- 一种低功耗时钟数据恢复电路及接收机-201811130937.5
- 向涛;王昕;劳之豪;商松泉;刘德昂 - 深圳市傲科光电子有限公司
- 2018-09-27 - 2023-10-27 - H04L7/033
- 本发明适用于通信技术领域，提供了一种低功耗时钟数据恢复电路及接收机，其包括基于锁相环的时钟数据恢复电路、失锁监控模块和唤醒电路，所述时钟数据恢复电路包括鉴频器、环路滤波器和压控振荡器。本发明可以有效降低的鉴频器的耗电量，从而降低时钟数据恢复电路或接收机的功耗，避免鉴频器持续启动而耗费大量电能。
- 一种网卡、时间同步方法、设备及计算机存储介质-201811102873.8
- 崔向武 - 中兴通讯股份有限公司
- 2018-09-20 - 2023-09-22 - H04L7/033
- 本申请公开了一种网卡、时间同步方法、设备及计算机存储介质；其中，所述网卡，包括用于产生时钟脉冲信号的晶振、用于根据时钟脉冲信号为网卡提供本地时钟源的锁相环、及与主机插槽和主机互联的连接器，所述网卡，用于将同步的时间信息通过共享通道发送给运行N个虚拟机VM的所述主机上的每个VM；所述N≥2。
- 包括用于执行近场通信的同步电路的装置-202310227633.5
- G·蒙若;M·乌德比纳 - 意法半导体有限公司;意法半导体（格勒诺布尔2）公司
- 2023-03-10 - 2023-09-12 - H04L7/033
- 公开了包括用于执行近场通信的同步电路的装置。装置被配置为接收第一载波信号，并传送第二载波信号，并且具有锁相环，所述锁相环包括第一域，所述第一域包括经配置以生成给定频率的信号的振荡器，以及电路，被配置为生成表示由振荡器生成的信号的频率的信息，并生成第二载波信号和时钟信号，第一域由第一载波信号计时；第二域，由时钟信号计时，包括电路，电路被配置为比较由振荡器生成的信号的频率与第一载波信号的频率并控制振荡器，匹配电路，被配置为将表示由振荡器生成的信号的频率的信息从第一域传送到第二域。
- 一种用于雷达系统的数据传输装置-202110862072.7
- 黄媛;门涛 - 北京无线电测量研究所
- 2021-07-29 - 2023-09-12 - H04L7/033
- 本发明的一个实施例公开了一种用于雷达系统的数据传输装置，包括：PCS发射模块、PCS接收模块、Serdes接口模块和模拟Serdes模块，其中，PCS发射模块接收预处理后的32bit数据，将其处理为16bit的并行数据；模拟Serdes模块在发射链路对16bit的并行数据进行串行化处理，后通过四对串行差分端口输出；在接收链路，模拟Serdes模块通过四对串行差分端口接收来自光纤的波形数据，解串化处理得到16bit的并行数据；PCS接收模块接收所述16bit并行数据，对其解析得到66bit有效数据块；Serdes接口模块接收雷达系统通过SPI接口发送的控制字信息，并对其解析后得到模拟Serdes模块的配置参数和上电初始化参数，按照模拟Serdes模块要求的接口时序完成对其的初始化操作和工作参数配置，使得模拟Serdes模块处于ready状态。
- 基于保护序列帧的光交换网络时钟数据恢复方法及装置-202310670236.5
- 薛旭伟;杨昌胜;赵怡松;郭秉礼;黄善国 - 北京邮电大学
- 2023-06-07 - 2023-09-05 - H04L7/033
- 本发明提供一种基于保护序列帧的光交换网络时钟数据恢复方法及装置，包括：获取光网络的发射通道数量，确定各发射通道的优先级；将第一通道中的第一有效数据包通过光交换设备发送至接收端；关闭第一通道对应的光开关，开启第二通道对应的光开关，第二通道为第一通道的下一级发射通道；确定保护序列帧；在第一通道对应的光开关关闭的时间段内和/或第二通道对应的光开关开启的时间段内通过对应的发射通道发送保护序列帧；将第二通道中的第二有效数据包通过光交换设备发送至接收端，所述接收端基于接收到的第一有效数据包、第二有效数据包以及保护序列帧确定保护序列帧的接收开始时间和接收结束时间。该方法可防止时钟数据恢复失锁并可降低成本。
- 一种基于物联网的传输管理方法-202310481076.X
- 陈昌多 - 南京锐芯电子科技有限公司
- 2023-04-28 - 2023-08-29 - H04L7/033
- 本发明公开了一种基于物联网的传输管理方法，包括：对物联网进行模拟信道的传输发送管理；对物联网数据的传输发送状态转换进行分析处理；进行物联网接收端的解码分析管理；对物联网传输运行进行记录传输处理。所述对物联网进行模拟信道的传输发送管理包括：对物联网发送端模拟信道进行多进制调幅传输处理；进一步对物联网发送端通过锁定相位环路进行管理控制。所述对物联网数据的传输发送状态转换进行分析处理包括：在物联网发送端的数据传输发送过程中，对状态机的数字数据传输的状态转换进行分析处理。所述进行物联网接收端的解码分析管理包括：物联网数据接收到接收到数据信息。本发明，具有传输效率高及智能分析管理的特点。
- 一种时钟同步电路以及时钟同步方法-202210998734.8
- 陈新剑;何非;姚伟荣 - 深圳市紫光同创电子有限公司
- 2022-08-19 - 2023-08-08 - H04L7/033
- 本申请属于集成电路技术领域，公开了一种时钟同步电路以及时钟同步方法。本申请提供的时钟同步电路，包括：第一电路，用于接收源时钟和第一输入信号，生成第一时钟，所述第一时钟和所述第一输入信号的时钟的频率同步，相位同步；第二电路，所述第二电路耦接至所述第一电路，用于接收所述源时钟和所述第一电路输出的积分信号，并根据所述积分信号获取所述源时钟和所述第一输入信号的相位差的积分值的积分以调整所述源时钟的相位，生成第二时钟，所述第二时钟和所述第一时钟的频率同步；相比于传统技术方案，本申请实施例提供的时钟同步电路所占用的资源更少，并且实现第一时钟和第二时钟频率同步的实现原理更简单。
- 一种利用高速数传中相干时钟系的频率同步方法-202310161927.2
- 刘旭东;刘友永;樊宏宝;李晶;李超;马文起 - 中国电子科技集团公司第五十四研究所
- 2023-02-24 - 2023-07-21 - H04L7/033
- 本发明公开了一种利用高速数传中相干时钟系的频率同步方法，可提供高精度时频基准传递和10Gbps数据流传输的频率同步方法及其设备构成。本发明本端和远端利用高速调制器产生射频信号，并互相接收对端的信号，利用载波跟踪技术恢复射频载波，在数字域内通过信号处理算法得到鉴频鉴相值，本端将本地鉴频鉴相值发送到远端，远端利用本地值和对端值实现联合鉴相，然后送入环路滤波器，环路滤波器输出电压控制信号，远端利用电压控制信号对压控晶振调控，实现远端与本端的频率同步。本发明所述方法可实现单光纤单波长双向时间频率同步和高速数据传输功能，可将光纤传输系统的光波长资源充分利用，较传统方法节省了光波长资源，同时具有更高的频率同步精度。
- 一种用于车载以太网发射机的信号测量方法和数字示波器-202310598680.0
- 张传民;陈松湖;钟斌 - 深圳市鼎阳科技股份有限公司
- 2023-05-25 - 2023-07-21 - H04L7/033
- 本申请公开了一种用于车载以太网发射机的信号测量方法和数字示波器，数字示波器包括车载以太网时钟同步单元，车载以太网时钟同步单元包括信号采集模块、基准时钟检测模块、时钟设定模块、基准时钟生成模块和时钟输出模块。信号采集模块对被测信号进行模数转换以获取被测数字信号，基准时钟检测模块对被测数字信号进行时钟信号恢复并对恢复的时钟信号进行校准，时钟设定模块依据校准获取的基准时钟参数输出基准模拟信号，基准时钟生成模块依据基准模拟信号生成第一预设频率的测量基准信号，时钟输出模块输出测量基准信号。由于依据被测信号获取测量基准信号，使得测量基准信号更准确可靠，进而提高车载以太网发射机的测试精度及测试可靠性。
- 时钟同步电路、时钟同步方法及电子设备-202210997764.7
- 陈新剑;何非;姚伟荣 - 深圳市紫光同创电子有限公司
- 2022-08-19 - 2023-07-18 - H04L7/033
- 本申请属于集成电路技术领域，公开了一种时钟同步电路、时钟同步方法及电子设备。本申请提供的时钟同步电路，包括：第一时钟生成模块，用于接收第一输入信号和锁相环时钟，生成第一控制信号并根据所述第一控制信号调整所述锁相环时钟的相位，生成第一时钟；第二时钟生成模块，耦接至所述第一时钟生成模块，用于接收所述锁相环时钟和所述第一时钟生成模块输出的第一控制信号，并去除所述第一控制信号的高频噪声以生成第二控制信号，所述第二控制信号用于调整所述锁相环时钟的相位，生成第二时钟。相比于传统技术方案，本申请实施例提供的时钟同步电路所占用的资源更少，并且实现第一时钟和第二时钟频率同步的实现原理更简单。
- 一种串行通讯动态位恢复装置及方法-201910500697.1
- 邱岳烽;梅文庆;杨胜;李淼;郭赞;杨烁;凡林斌;段海波 - 中车株洲电力机车研究所有限公司
- 2019-06-11 - 2023-06-13 - H04L7/033
- 本发明公开了一种串行通讯动态位恢复装置及方法，锁相环电路基于本地时钟生成与串行码流波特率相同的四重以上错相时钟簇，在该错相时钟簇的控制下，过采锁存与同步电路对串行码流的进行过采样并将过采样数据同步至错相时钟簇的0°过采样数据时钟后得到过采样数据组，该过采样数据组存储在缓存寄存器组中。边沿跟踪电路根据缓存寄存器组中的过采样数据组监测串行码流的跳变边沿，当发现新的跳变边沿后则以该新的跳变边沿位置为边界通知数据恢复窗口电路调整数据恢复窗口以实现跳变边沿闭环跟踪。通过跳变边沿闭环跟踪从串行码流中恢复出有效串行数据位。本发明能解决现有方式无法利用低成本简单器件实现高速串行通讯的动态位恢复功能的技术问题。
- 系统同步方法、装置、系统及计算机可读存储介质-202111480212.0
- 李骏;吴日海;任超;龚小亮;许健华;葛金鑫 - 华为技术有限公司
- 2021-12-06 - 2023-06-06 - H04L7/033
- 本申请公开了一种系统同步方法、装置、系统及计算机可读存储介质，该方法包括：首先获取已调信号，其中，已调信号是基带模块采用时分双工控制信号对时钟信号进行调制得到的，时分双工控制信号用于控制头端模块的上下行传输模式，时钟信号用于实现头端模块与基带模块的时钟同步；然后，根据已调信号获得时分双工控制信号和时钟信号。该方法既能够实现高精度的时钟同步，还能够实现时分双工同步，满足系统中的这两类同步需求。
- MIPI发送器及其时钟校准方法-202211085133.4
- 谢成鑫;王倩;徐成阳 - 联芸科技（杭州）股份有限公司
- 2022-09-06 - 2023-05-30 - H04L7/033
- 本申请公开了MIPI发送器及其时钟校准方法。所述MIPI发送器包括时钟通道和数据通道。所述时钟校准方法包括：对所述时钟通道产生的第一采样时钟信号和所述数据通道产生的第二采样时钟信号进行相位比较，以获得初始相位关系；以及根据所述初始相位关系，对所述第二采样时钟信号进行移相，以使所述第一采样时钟信号和所述第二采样时钟信号的相位差小于基准值。该时钟校准方法修正数据通道相对于时钟通道的时钟偏移，以及修正多个数据通道之间的时钟偏移，从而保证数据采样的准确性。
- 经接收数据的数据转换跟踪-202180054477.6
- M·G·弗拉泽尔 - 德州仪器公司
- 2021-09-14 - 2023-05-26 - H04L7/033
- 信号调节电路系统(400)包含逻辑电路系统(402)、低通滤波器(404)及比较器电路系统(406)。所述逻辑电路系统(402)经配置以将来自数据单元序列的数据单元与之前的数据单元进行比较，并提供逻辑输出信号。所述低通滤波器(404)耦合到所述逻辑电路系统(402)，并且所述低通滤波器(404)经配置以基于所述逻辑输出信号提供所述数据单元序列的数据转换密度测量值。所述比较器电路系统(406)耦合到所述低通滤波器(404)，并且所述比较器电路系统(406)经配置以将所述数据转换密度测量值与阈值进行比较，并且基于与所述阈值的所述比较，指示所述数据单元序列中的破坏性模式。
- 一种卫星通信中抗大码偏、低功耗的定时同步方法-202211219045.9
- 马瑜杰;曲春辉;杜江;李双焕 - 中国科学院空天信息创新研究院
- 2022-10-08 - 2023-05-26 - H04L7/033
- 本发明涉及一种卫星通信中抗大码偏、低功耗的定时同步方法，包括如下步骤：步骤1、采用基于数字锁相环的反馈算法，输入经过数字下变频后的数字基带信号作为输入信号，输入信号采样率与码元速率比值Fs/Fd为大于等于4的任意值；步骤2、利用内插滤波器对输入信号进行插值计算得到最佳采样点；步骤3、利用匹配滤波器用来配合发射端的成型滤波器减小码间干扰；步骤4、采用定时误差检测器用计算定时误差，对于检测到的定时误差，输入环路滤波器减小定时误差抖动；步骤5、进行定时误差校准操作，通过估计定时误差变化率来校准定时误差，补偿计算延时带来的数据偏差；步骤6、数控振荡器NCO用来计算内插数据位置，进而得到插值需要的内插基点mk和小数间隔uk。
- 信号跟踪方法、调制解调器及时间同步系统-202211693635.5
- 程燕;张升康;王学运;王海峰;王宏博;易航;杨文哲;郭梁 - 北京无线电计量测试研究所
- 2022-12-28 - 2023-05-23 - H04L7/033
- 本发明公开了一种信号跟踪方法、调制解调器及时间同步系统，涉及高精度时间同步技术领域，该方法包括：获取时间比对信号；利用上一次跟踪环路的更新载波信息和时间比对信号生成载波参数的第一测量值；根据上一次跟踪环路中强跟踪算法的第一迭代参数值、上一次跟踪环路中载波参数的第一估计值和第一测量值计算测量噪声协方差矩阵；利用测量噪声协方差矩阵和本次跟踪环路中强跟踪算法的第二迭代参数值，计算当前跟踪环路中载波参数的第二估计值；利用第二估计值更新载波信息，得到当前跟踪环路的信号跟踪结果。本发明可以提高跟踪环路的信号跟踪结果的准确度，进而有效提高时间比对调制解调器中跟踪环路在高动态环境下的鲁棒性和准确度。
- 时钟同步系统及方法-202111350980.4
- 朱立成 - 深圳市中兴微电子技术有限公司
- 2021-11-15 - 2023-05-16 - H04L7/033
- 本发明提供了一种时钟同步系统及方法，上述时钟同步系统包括：脉冲产生模块，用于接收输入的第一信号，对第一信号进行采样处理，得到第二信号，根据第二信号产生脉冲信号；压控振荡器，用于向输出分频器模块、脉冲产生模块以及同步输出模块输出第一输出时钟；输出分频器模块，用于对第一输出时钟进行分频，并根据脉冲信号对分频后的时钟进行同步，得到第二输出时钟；同步输出模块，用于接收压控振荡器输出的第一输出时钟、输出分频器模块输出的第二输出时钟、第一信号和脉冲产生模块输入的脉冲信号，根据第一输出时钟、第二输出时钟、脉冲信号对第一信号进行同步处理，得到第三信号。
- 一种卫星双向时间比对数传信号解调装置、系统和方法-202011465217.1
- 王艺陶;张升康;王海峰 - 北京无线电计量测试研究所
- 2020-12-14 - 2023-05-16 - H04L7/033
- 本发明的一个实施例公开了一种卫星双向时间比对数传信号解调装置、系统和方法，该装置包括：倍频处理单元、辅助单元、PLL单元和BLL单元，其中，倍频处理单元用于将数传信号处理成载波倍频信号，并发送给辅助单元，辅助单元用于对所述载波倍频信号进行频率提取，将提取到的载波频率发送给PLL单元和BLL单元进行动态辅助，PPL单元用于根据动态辅助，将所述数传信号处理成基带数传信号，BLL单元用于根据所述动态辅助，将所述基带数传信号解调出实时时间比对数据信息。
- 一种基于FPGA的位同步算法在中压载波通信系统中实现-202310115333.8
- 徐剑英;王思敏;孙合胜;闫庆鑫;季册;于景润;滕伟涛;王毓 - 青岛鼎信通讯股份有限公司
- 2023-02-15 - 2023-05-09 - H04L7/033
- 本发明涉及电力线通信技术领域，公开了一种基于FPGA的位同步算法在中压载波通信系统中实现，本发明改进了传统超前‑滞后数字锁相环电路，使得相位比较器不近能判决位同步脉冲超前、滞后的状态，还能计算出分频器计数值误差予以修正，可变模分频器加载修正后的分频计数值从而实现快速同步。
- 时钟恢复电路，对应的器件与方法-202211336753.0
- D·温琴佐尼 - 意法半导体股份有限公司
- 2022-10-28 - 2023-05-05 - H04L7/033
- 本公开的实施例涉及时钟恢复电路，对应的器件与方法。时钟恢复电路包括接收具有数据速率的数据信号的输入节点和产生频率高于数据速率的本地时钟信号的数字振荡器。由本地时钟信号时钟控制的计数器在数据信号的上升沿和下降沿处对其计数值进行采样和重置，并且耦合到计数器的存储块存储响应于位于下限和上限之间的更新范围内的计数器的当前采样计数值而更新的计数值。根据存储在存储块中的更新的计数值产生阈值集。采样电路装置接收并采样数据信号，并响应于计数器的计数值达到任何阈值而提供数据信号的采样版本。
- 符号和定时恢复设备及相关方法-202180054154.7
- 拉古·加内桑;S·拉达克里希南;G·阿加瓦尔 - 德州仪器公司
- 2021-09-01 - 2023-05-02 - H04L7/033
- 一种实例设备(102)包含：前馈均衡器(FFE)(122)，其具有FFE输出；加法器电路(124)，其具有第一加法器输入、第二加法器输入和第一加法器输出，所述第一加法器输入耦合到所述FFE输出；多路复用器(MUX)(126)，其具有第一MUX输入、第二MUX输入和MUX输出，所述第一MUX输入耦合到所述第一加法器输出，所述第二MUX输入耦合到所述FFE输出；决策反馈均衡器(DFE)(130)，其具有耦合到所述第二加法器输入的DFE输出；以及定时误差检测器(TED)(136)，其具有耦合到所述MUX输出的第一TED输入。
- 一种音频时钟恢复方法、接收终端和装置-202211737404.X
- 陶涛;司派发 - 青岛信芯微电子科技股份有限公司
- 2022-12-31 - 2023-04-28 - H04L7/033
- 本发明公开一种音频时钟恢复方法、接收终端和装置，首先根据锁相环电路的输入时钟和预设的晶振时钟，确定第一分频系数，根据该输入时钟、预设的高频时钟和音频时钟相关信息，确定第三分频系数，以使第一分频器基于第一分频系数，得到参考时钟，第三分频器基于第三分频系数，得到音频时钟，然后根据第一分频系数、第三分频系数和音频时钟相关信息，确定第二分频系数和第四分频系数，以使第二级分频器基于第二分频系数和第四分频系数，得到输出时钟。相比直接使用音频时钟相关信息作为分频系数，可以使锁相环电路工作在更佳的工作范围内，从而可以降低锁相环电路输出的音频时钟的误差，提高音频时钟的准确度。
- 一种多参考源时间同步方法及系统及模块及介质-202211638661.8
- 朱芸;李旭;孙明杰;曹林 - 泰斗微电子科技有限公司;成都市精准时空科技有限公司
- 2022-12-19 - 2023-04-18 - H04L7/033
- 本发明公开了一种多参考源时间同步方法及系统及模块及介质，涉及计时技术领域，本发明依托微处理器、延迟测量芯片、锁相环芯片、晶振和卫星接收机模组，集成了三种信号输入源，基于网络报文、卫星数据以及本地测量电路确定输入信号源的有效性，避免了网络不稳定带来的参考源时钟漂移，实现了对多信号源有效性的检测，维持本地时钟在不同信号源为参考源下的平滑切换，获得了稳定且有效的时钟参考源，提高了时间同步的可靠性。
- 使用电流控制振荡器的时钟与数据恢复设备和方法-201811473328.X
- 崔晃豪 - 三星电子株式会社
- 2018-12-04 - 2023-04-14 - H04L7/033
- 一种与数据接收装置相关联的时钟与数据恢复设备，所述时钟与数据恢复设备包括：振荡器，被配置为产生时钟信号；以及调节器，被配置为向所述振荡器提供电流，所述调节器包括：第一电流源，被配置为从第一时刻开始向所述振荡器提供第一电流，以及第二电流源，被配置为从第二时刻开始向所述振荡器提供第二电流，以对所述第一电流进行去加重，所述第二时刻比所述第一时刻晚一段时间，所述一段时间基于所述第一电流。
- 电波位移计的比相链路-202211126088.2
- 易跃生 - 易跃生
- 2022-09-16 - 2023-04-07 - H04L7/033
- “电波位移计”是用于滑坡、大坝监测的仪器。本发明以二套“微波视频传输器”来构建电波位移计的“比相链路”，是“电波位移计”（CN201910849570.0）方案的优化与完善。
- 数据传送电路和通信装置-202180042244.4
- 橘正浩;见上麻美;吉田祐树 - NTT电子股份有限公司
- 2021-05-27 - 2023-04-04 - H04L7/033
- 一种根据本发明的数据传送电路(40)包括：存储器(41)，被配置为根据写入指针与第一时钟同步地写入数据，并根据读出指针与第二时钟同步地读出数据；时钟生成电路(44)，被配置为通过将参考时钟乘以有理数N来生成第二时钟；频率误差估计电路(42)，被配置为基于写入指针和读出指针之间的指针差值的变化量来估计第一时钟和第二时钟之间的频率误差；以及调整电路(43)，被配置为输出通过将所估计的频率误差除以参考时钟的频率而获得的值作为调整倍数ΔN。时钟生成电路(44)通过使用从调整电路(43)输出的调整倍数ΔN将参考时钟乘以有理数(N+ΔN)来生成第二时钟。可以提供一种能够加速时钟同步的数据传送电路。
- 一种基于FPGA的高速LVDS信号质量检测方法及装置-202211492424.5
- 范书广;卢小银;苗小冬;郝伟;谢梅林;王亚奎 - 合肥中科君达视界技术股份有限公司
- 2022-11-25 - 2023-03-21 - H04L7/033
- 本发明涉及信号检测技术领域，具体涉及一种基于FPGA的高速LVDS信号质量检测方法及装置。该方法包括LVDS信号发射装置发射准备好之后，PC下发锁相环频率调整命令给FPGA内部的通信模块，FPGA解析命令，进行锁相环输出频率的调整，使得CLK的时钟频率和被测信号的频率匹配；频率调整完毕之后，等待PC下发开始采集指令，FPGA自动进行延时调整，统计采样数据，存储数据；经数据上传模块和通信模块发送数据给PC，PC接收到数据后进行绘图显示。本发明规避了ADC芯片的使用，针对使用广泛的LVDS信号，对其信号质量给出一个简单、便捷、低成本的定性判断，可以大大降低检测成本。
- 基于1588协议的频率同步精度检测方法及自适应系统-202211601614.6
- 崔杰龙 - 四川创智联恒科技有限公司
- 2022-12-14 - 2023-03-10 - H04L7/033
- 本发明公开了基于1588协议的频率同步精度检测方法及自适应系统，其方法：PHY芯片和FPGA内部的PHC IP核对1588报文进行解析并计算处理，恢复出同步时钟信号，输送给PLL模块做参考源，用于实现系统基本的频率同步方式；同时输送给TDC模块用于监测对比。PHY芯片恢复出syncE时钟信号，经过R分频器分频出时钟信号并送入TDC模块；上述步骤得到的两个频率相同的时钟信号进行信号周期对比，判断syncE时钟信号质量是否正常；根据对比结果决定信号开关状态，决定PLL以syncE时钟信号还是以PHC IP核解析的时钟信号做为参考同步源。发明可规避syncE质量下降带来的通信问题，增强系统的鲁棒性。
- 时钟信号的展频处理方法、装置、电子设备及存储介质-202211247313.8
- 孙欣茁;丁健平;林长龙 - 龙芯中科技术股份有限公司
- 2022-10-12 - 2023-03-03 - H04L7/033
- 本发明实施例提供了一种时钟信号的展频处理方法和装置，所述方法包括：获取时钟信号对应的展频深度，处理后得到时钟信号对应的展频深度控制位并进行缓存于第三方寄存器中，获取初始展频配置参数和展频深度控制位，对初始展频配置参数执行展频深度控制位对应的目标操作，以产生目标展频配置参数，根据目标展频配置参数，对时钟信号进行展频处理，得到展频处理后的时钟信号，使得对时钟信号进行展频处理时，相比初始展频配置参数，能够更好的实现减少电磁干扰，而且不需要根据展频深度重新计算展频配置参数，也就无需对初始展频配置参数的设置进行更改，从而提高了实际使用时的展频深度变化时的调节效率。
- 专利分类
