[发明专利]一种宽动态范围的快速时钟恢复实现方法及装置

说明书

本发明公开了一种宽动态范围的快速时钟恢复实现方法及装置，其包括鉴相单元，鉴相单元包括两个鉴相器和一个选择器，两个鉴相器的数据输入端均用于输入数据，两个鉴相器的时钟输入端用于时钟输入，两个鉴相器的相位输出端均分别输出相位误差信号至选择器，选择器实时选择正确的一个鉴相器作为相位误差选择信号输出结果。本发明采用了两个鉴相器，并根据鉴相单元的结果选择其中一个鉴相器作为输出，这种操作使得该鉴相器输出的相位误差信号具有一定的频率偏差信息，因而能够直接应用于各种传统的CDR架构，并且因为有较大的频率偏差容忍能力，可以降低系统对精准时钟的需求，进一步降低系统复杂度，具有宽动态范围的优点。

技术领域

本发明涉及数字通信技术领域，特别是涉及一种宽动态范围的快速时钟恢复实现方法及装置。

背景技术

CDR(clock data recovery，时钟数据恢复)是现代高速数字通信系统比较常用的一种技术方案。传统的时钟恢复系统采用双环路结构，包括一个数据恢复模块和一个精确时钟生成模块(通常是PLL，phase lock loop，锁相环)。

其中，精确时钟生成模块的作用是确保初始时钟频率接近于接收到的数据速率，因为数据恢复模块通常没有鉴频功能，所以需要时钟生成模块提供一个频偏较小的时钟，因此，该时钟生成模块通常还需要一个晶振或其他稳定时钟作为参考源。也就是传统的基于bang-bang鉴相器的CDR架构需要精准的时钟源作为参考源，如图1所示，否则频率偏差(输入数据波特率和本地时钟频率偏差)较大时，加上传统的单个鉴相器输出不能代表此时真实的频率差异，CDR电路无法正常锁定或者锁定时间过长。

如图2所示，在本地频率偏快的情形下，传统的基于bang-bang鉴相器的CDR实现方法相关波形，当本地时钟频率较快的情况下，输出的相位信息呈现一种规律的从滞后到超前，再到有可能的发生错误(发生错误的原因之一是用于作为参考的前后两个采样时刻正好发生在数据的翻转沿)，其均值接近于0，因而不能达到调整频率的目的。如图3所示，在本地频率偏慢的情形下，传统的基于bang-bang鉴相器的CDR实现方法相关波形，当本地时钟频率较慢的情况下，输出的相位信息呈现一种规律的从超前到滞后再到有可能的发生错误，其均值也接近于0，因而不能达到调整频率的目的。

发明内容

针对上述现有技术存在的缺陷，本发明的目的在于提供一种宽动态范围的快速时钟恢复实现方法及装置。

为实现上述目的，本发明提供了一种宽动态范围的快速时钟恢复实现方法，包括鉴相单元，所述鉴相单元包括两个鉴相器和一个选择器，两个所述鉴相器的数据输入端均用于输入数据，两个所述鉴相器的时钟输入端用于时钟输入，两个所述鉴相器的相位输出端均分别输出相位误差信号至所述选择器，所述选择器实时选择正确的一个所述鉴相器作为相位误差选择信号输出结果。

优选地，当存在时钟频偏时，两个所述鉴相器的相位输出端均分别输出频繁交替的相位误差信号至所述选择器进行选择，确保得到的相位误差选择信号包含足够的频率信息。

优选地，当时钟频率偏快时，两个所述鉴相器的相位输出端交替给出选择对方的相位误差信号至所述选择器进行选择，最终的相位误差选择信号基本一直维持在超前状态。

优选地，当时钟频率偏慢时，两个所述鉴相器的相位输出端交替给出选择对方的相位误差信号至所述选择器进行选择，最终的相位误差选择信号基本一直维持在滞后状态。

优选地，当没有时钟频偏时，两个所述鉴相器的输出选择会维持不变，得到真实的相位误差选择信号，使得环路进行相位锁定。

优选地，该方法包括用于处理频率信息的滤波单元，所述滤波单元的输入端与所述选择器连接，用于相位误差选择信号的输入。

优选地，该方法包括振荡器，所述滤波单元的输出端与所述振荡器连接，以控制所述振荡器自身产生与输入数据同步的时钟。