[发明专利]半导体存储装置在审
| 申请号： | 202110204196.6 | 申请日： | 2021-02-23 |
| 公开（公告）号： | CN113394196A | 公开（公告）日： | 2021-09-14 |
| 发明（设计）人： | 瀬户基司 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L23/498;H01L25/18;G11C16/10;G11C16/24;G11C16/26 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式的半导体存储装置具备：半导体衬底，具备第1面及第2面；第1电极及第2电极，设置在半导体衬底的第1面侧；第3电极及第4电极，设置在半导体衬底的第2面侧；第1贯通电极，沿第1方向延伸且连接于第1电极及第3电极；第2贯通电极，沿第1方向延伸且连接于第2电极及第4电极；以及第1绝缘层，设置在半导体衬底与第1贯通电极之间及半导体衬底与第2贯通电极之间。另外，第1绝缘层具备：第1部分，设置在半导体衬底与第1贯通电极之间；以及第2部分，设置在半导体衬底与第2贯通电极之间。进而，半导体衬底在第2面侧设置着：N型的第1杂质区域，隔着第1部分而与第1贯通电极的外周面对向；以及N型的第2杂质区域，隔着第2部分而与第2贯通电极的外周面对向，且与第1杂质区域相分离。另外，在第1杂质区域与第2杂质区域之间，与第1杂质区域接触而设置着P型的第3杂质区域。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110204196.6/，转载请声明来源钻瓜专利网。
