[发明专利]基于RISC-V架构的卷积神经网络加速装置及其控制方法在审
| 申请号： | 201910608727.0 | 申请日： | 2019-07-08 |
| 公开（公告）号： | CN110490311A | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | 吴朝晖;廖汉松;李斌 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 44205 广州嘉权专利商标事务所有限公司 | 代理人： | 黄锐均<国际申请>=<国际公布>=<进入 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于RISC‑V架构的卷积神经网络加速装置及其控制方法，所述装置包括：存储器，用于存储数据；主处理器，用于发送拓展指令；协处理器，用于接收主处理器所发送的拓展指令，根据接收到的拓展指令，从存储器中读取输入数据，对输入数据进行分组运算处理，得到输出数据，将所述输出数据存入存储器；所述主处理器还用于从存储器中读取由协处理器存储的输出数据；运算处理包括卷积运算、激活运算和池化运算。本发明由协处理器基于拓展指令执行耗时操作，可以适应大小不同的输入数据，以及灵活地对卷积神经网络的卷积、池化和激活操作进行结合运算，能够适应于多种轻量化卷积神经网络。本发明可以广泛应用于处理器技术领域。 | ||
| 搜索关键词： | 存储器 卷积神经网络 输出数据 协处理器 主处理器 运算处理 拓展 指令 池化 运算 读取输入数据 读取 发送 处理器技术 存储数据 激活操作 加速装置 结合运算 卷积运算 指令执行 轻量化 卷积 耗时 存储 架构 激活 分组 灵活 应用 | ||
【主权项】：
1.一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：包括：/n存储器，用于存储数据；/n主处理器，用于发送拓展指令；/n协处理器，用于接收主处理器所发送的拓展指令，根据接收到的拓展指令，从存储器中读取输入数据，对输入数据进行分组运算处理，得到输出数据，将所述输出数据存入存储器；/n所述主处理器还用于从存储器中读取由协处理器存储的输出数据；其中，运算处理包括卷积运算、激活运算和池化运算。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910608727.0/，转载请声明来源钻瓜专利网。
- 上一篇：神经网络数据压缩及其相关计算方法和装置
- 下一篇：一种池化计算方法和电路
