[发明专利]基于RISC-V架构的卷积神经网络加速装置及其控制方法

权利要求书

1.一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：包括：

存储器，用于存储数据；

主处理器，用于发送拓展指令；

协处理器，用于接收主处理器所发送的拓展指令，根据接收到的拓展指令，从存储器中读取输入数据，对输入数据进行分组运算处理，得到输出数据，将所述输出数据存入存储器；

所述主处理器还用于从存储器中读取由协处理器存储的输出数据；其中，运算处理包括卷积运算、激活运算和池化运算。

2.根据权利要求1所述的一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：所述拓展指令为基于RISC-V架构的拓展指令；

所述拓展指令包括第一至第五指令；

所述第一指令用于配置三组寄存器，所述三组寄存器分别用于存储输入数据信息、输出数据信息和卷积参数信息；

所述第二指令用于配置输入数据和输出数据在存储器的地址、卷积核的大小和运算步长，并对输入数据进行卷积运算，然后将卷积运算的结果作为输出数据存入存储器；

所述第三指令用于配置输入数据和输出数据在存储器的地址、池化窗口大小和运算步长，并对输入数据进行局部池化运算，然后将局部池化运算的结果作为输出数据存入存储器；

所述第四指令用于配置输入数据和输出数据在存储器的地址、卷积核的大小、池化窗口大小和运算步长，并对输入数据同时进行卷积运算和局部池化运算，将卷积运算和局部池化运算的结果作为输出数据存入存储器；

所述第五指令用于配置输入数据和输出数据在存储器的地址，并对输入数据进行全局池化运算，将全局池化运算的结果作为输出数据存入存储器。

3.根据权利要求1所述的一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：所述协处理器包括指令响应及解码模块、内存控制模块、运算单元控制模块、输入缓存模块、卷积模块、激活模块、局部池化模块、全局池化模块和输出缓存模块；

指令响应及解码模块，用于接收主处理器发送的拓展指令并向处理器作出响应，对拓展指令进行解码，得到配置信息，根据配置信息配置内存控制模块和运算单元控制模块；

内存控制模块，用于根据配置信息得到卷积核权值和偏置参数以及在存储器中读取多通道的输入数据，然后将卷积核权值、偏置参数以及输入数据写入输入缓存模块进行存储，以及用于将输出数据从输出缓存模块中读出然后根据配置信息将输出数据存入存储器；

运算单元控制模块，用于根据配置信息控制数据运算和数据流向；

输入缓存模块，用于存储内存控制模块从存储器读取的输入数据，并根据配置信息将多通道的输入数据并行输出到卷积模块、激活模块、局部池化模块和/或全局池化模块；

卷积模块，用于执行卷积神经网络的卷积运算；

激活模块，用于执行卷积神经网络的激活运算；

局部池化模块，用于执行卷积神经网络的局部池化运算；

全局池化模块，用于执行卷积神经网络的全局池化运算；

输出缓存模块，用于存储卷积模块、激活模块、局部池化模块和/或全局池化模块所输出的运算结果。

4.根据权利要求3所述的一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：所述输入缓存模块包括一个写端口和多个读端口；所述输出缓存模块包括多个读端口和多个写端口。

5.根据权利要求3所述的一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：所述输出缓存模块存储的卷积模块输出的运算结果包括卷积运算的中间运算结果和最终运算结果。

6.根据权利要求3所述的一种基于RISC-V架构的卷积神经网络加速装置，其特征在于：所述主处理器包括：

访问存储模块，用于从存储器中读取数据或者向存储器写入数据；

拓展指令发送模块，用于向协处理器发送拓展指令。