[发明专利]半导体器件制造方法和半导体器件在审

申请号：	201910501356.6	申请日：	2019-06-11
公开（公告）号：	CN110600378A	公开（公告）日：	2019-12-20
发明（设计）人：	野濑幸则	申请（专利权）人：	住友电工光电子器件创新株式会社
主分类号：	H01L21/335	分类号：	H01L21/335;H01L29/778;H01L21/324;H01L21/285
代理公司：	11219 中原信达知识产权代理有限责任公司	代理人：	王海川;穆德骏
地址：	日本神***	国省代码：	日本;JP
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明涉及半导体器件制造方法和半导体器件。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。
搜索关键词：	电极半导体器件制造析出氧化膜半导体器件热处理半导体层依次层叠表面处绝缘膜
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体器件制造方法，其中，所述方法包含以下步骤：/n形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；/n通过在350℃以上的温度下对所述电极进行热处理以在所述Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及/n形成与所述Ni氧化膜接触并且含有Si的绝缘膜。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于住友电工光电子器件创新株式会社，未经住友电工光电子器件创新株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910501356.6/，转载请声明来源钻瓜专利网。

上一篇：一种降低晶片正金腐蚀发生表面色差的刻蚀方法
下一篇：具有矩形轮廓的间隔件及其制造方法

同类专利

制造半导体器件的方法和半导体器件-201910697363.8
发明人：郑兆钦;陈奕升;江宏礼;陈自强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-30 - 公布日： 2020-02-11 - 主分类号： H01L21/335
摘要：在制造半导体器件的方法中，在底部鳍结构上方形成鳍结构，其中包含Ge的第一半导体层和第二半导体层交替堆叠。增大第一半导体层中的Ge浓度。在鳍结构上方形成牺牲栅极结构。在鳍结构的源极/漏极区上方形成源极/漏极外延层。去除牺牲栅极结构。去除沟道区中的第二半导体层，从而释放其中Ge浓度增大的第一半导体层。在Ge浓度增大的第一半导体层周围形成栅极结构。本发明的实施例还涉及半导体器件。

多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法-201810710499.3
发明人：王冲;王鑫;马晓华;何云龙;郑雪峰;王允;郝跃 -专利权人：西安电子科技大学
申请日： 2018-07-02 - 公布日： 2020-01-10 - 主分类号： H01L21/335
摘要：本发明涉及一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法，所述制作方法包括步骤：在衬底上生长N层AlInN/GaN异质结，其中N≥2；在N层AlInN/GaN异质结上进行刻蚀和台面隔离，形成栅鳍；在最上层AlInN/GaN异质结上方制作源电极、漏电极；在源电极和漏电极之间制作钝化层；制作三维FinFET栅结构的栅电极；制作互连引线。该晶体管及制作方法采用多沟道异质结结构和FinFET的三维栅结构，提高器件跨导的栅压放大范围，降低器件的关态泄漏电流和亚阈值摆幅，使器件具有良好的开关特性和线性度；异质结晶格近乎完全匹配，减小了面电阻。

形成电子器件的方法-201910565797.2
发明人： A·巴纳尔吉;P·范米尔贝克;P·莫恩斯;M·塔克;全祐哲;A·萨利 -专利权人：半导体元件工业有限责任公司
申请日： 2019-06-27 - 公布日： 2020-01-10 - 主分类号： H01L21/335
摘要：本发明题为“形成电子器件的方法”。本发明公开了一种形成电子器件的方法。所述方法可包括在衬底上方形成沟道层以及在所述沟道层上方形成阻挡层。在一个实施方案中，所述方法还可包括在所述阻挡层上方形成p型半导体层，对所述p型半导体层进行图案化以限定晶体管结构的栅极电极的至少一部分，以及在所述阻挡层上方形成访问区域层。在另一个实施方案中，所述方法还可包括在所述阻挡层上方形成蚀刻停止层，在所述蚀刻停止层上方形成牺牲层，对所述蚀刻停止层和所述牺牲层进行图案化以限定栅极区域，在对所述蚀刻停止层和所述牺牲层进行图案化之后在所述阻挡层上方形成访问区域层，以及在所述栅极区域内形成p型半导体层。

InAs/AlSb HEMT及MOS-HEMT器件的制备方法-201710364157.6
发明人：吕红亮;张静;杨施政;张义门;张玉明 -专利权人：西安电子科技大学
申请日： 2017-05-22 - 公布日： 2020-01-10 - 主分类号： H01L21/335
摘要：本发明公开了一种InAs/AlSb HEMT及MOS‑HEMT器件的制备方法，主要用来降低器件的导通电阻及栅极漏电的问题。本发明提供的InAs/AlSb HEMT器件的制备方法，包括以下工艺步骤：1)外延材料生长；2)台面隔离；3)制备欧姆接触；4)制备肖特基栅接触；5)Pad淀积；6)钝化。本发明提供的InAs/AlSb MOS‑HEMT器件的制备方法，包括以下工艺步骤：1)外延材料生长；2)台面隔离；3)制备欧姆接触；4)制备绝缘栅极；5)Pad淀积；6)钝化。本发明省去了栅槽刻蚀步骤，降低了栅极电流泄露，同时降低了器件的导通电阻。

复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法-201610807890.6
发明人：祝杰杰;马晓华;郝跃;侯斌;杨凌 -专利权人：西安电子科技大学
申请日： 2016-09-08 - 公布日： 2019-12-24 - 主分类号： H01L21/335
摘要：本发明公开了一种复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法，主要解决现有同类器件可靠性低的问题。其制作过程为：在外延基片上制作源、漏电极和有源区电隔离，并生长SiN钝化层；在SiN钝化层上光刻并刻蚀栅槽区域；在栅槽和SiN钝化层上生长AlN介质层，并利用热氧化或等离子辅助氧化工艺将AlN介质层氧化为AlON复合栅介质层；在栅介质层上制作栅电极；在栅电极和栅电极区域外的栅介质层上生长SiN保护层；在SiN保护层上光刻并刻蚀金属互联开孔区；在互联开孔区和未开孔刻蚀的SiN保护层上制作金属互联层，完成器件制作。本发明改善了器件的界面特性，提高了其可靠性，可用作高效微波功率器件。

半导体器件制造方法和半导体器件-201910501356.6
发明人：野濑幸则 -专利权人：住友电工光电子器件创新株式会社
申请日： 2019-06-11 - 公布日： 2019-12-20 - 主分类号： H01L21/335
摘要：本发明涉及半导体器件制造方法和半导体器件。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。

一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法-201910836162.1
发明人：蔡宇韬;王洋;刘雯;赵策洲 -专利权人：西交利物浦大学
申请日： 2019-09-05 - 公布日： 2019-12-17 - 主分类号： H01L21/335
摘要：本发明公开一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法，该氮化镓晶体管包括硅衬底；依次设于衬底上的氮化镓沟道层、铝镓氮势垒层；与铝镓氮势垒层相接触的源极和漏极；设于铝镓氮势垒层上除源极漏极以外区域的钝化层；刻蚀掉栅下的钝化层和部分栅下铝镓氮势垒层后形成凹槽结构的栅极。栅极第一层为p型氧化锡，第二层为绝缘层，第三层为金属层。p型氧化锡作为栅介质，使得零栅压时耗尽栅极下方的二维电子气，实现增强型的金属绝缘体半导体场效应晶体管结构，同时绝缘层可以阻挡p型氧化锡可能产生的栅极漏电，该结构氮化镓晶体管具有较低的漏电和较高的击穿电压。

电子器件以及形成电子器件的方法-201910316134.7
发明人：阿布舍克·班纳吉;P·范米尔贝克;皮特·莫昂;M·塔克 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-18 - 公布日： 2019-12-10 - 主分类号： H01L21/335
摘要：本公开涉及一种电子器件和形成电子器件的方法。电子器件可包括：沟道层；访问区域，该访问区域具有的铝含量为基本上均匀的或者随着距沟道层的距离增加而增加；和栅极电介质层，该栅极电介质层覆盖和接触沟道层。形成电子器件的方法可包括：提供衬底和在衬底上方的III‑V半导体材料的沟道层；在沟道层上方形成掩膜特征；以及在沟道层上方形成访问区域。沟道层可包含GaN，并且访问区域具有的铝含量为基本上均匀的或随着距所述沟道层的距离增加而增加。该方法可包括去除掩膜特征的至少一部分以及在沟道层上方形成栅极电介质层。掩膜特征的电介质膜或栅极电介质层接触沟道层。使用掩膜特征有助于减少对其中随后形成栅极电极的沟道层的一部分的损坏。

制造半导体器件的方法-201910445078.7
发明人：中野拓真;丸山智己 -专利权人：住友电工光电子器件创新株式会社
申请日： 2019-05-27 - 公布日： 2019-12-06 - 主分类号： H01L21/335
摘要：本发明涉及一种制造半导体器件的方法。该制造半导体器件的方法包括：在覆盖晶体管的绝缘膜上形成场板，场板经由绝缘膜电耦合到晶体管的栅极，并且晶体管位于基板上；形成覆盖绝缘膜和场板的氮化硅保护膜；在氮化硅保护膜上形成氧化硅基膜；以及在氧化硅基膜上形成MIM电容器，该MIM电容器包括按顺序堆叠的第一电极、介电膜和第二电极。形成MIM电容器包括：在形成介电膜之后，对场板上的氧化硅基膜执行湿法蚀刻。

金刚石基氮化镓器件制造方法-201810651735.9
发明人：倪贤锋;范谦;何伟 -专利权人：苏州汉骅半导体有限公司
申请日： 2018-06-26 - 公布日： 2019-12-03 - 主分类号： H01L21/335
摘要：本发明涉及一种金刚石基氮化镓器件制造方法，包括：在衬底上依次生长氮化镓缓冲层和介质层；在所述介质层上按预设图案选择性的生长金刚石形核层；所述金刚石形核层生长形成图案化的金刚石层；将形成的衬底‑氮化镓缓冲层‑介质层‑金刚石层结构倒置；去除所述衬底。综上所示，本申请所提供的金刚石基的氮化镓器件制造方法，通过形成图案化的金刚石层，大幅降低金刚石与氮化镓之间的应力，从而降低大晶圆尺寸金刚石基氮化镓器件的制造难度，有利于大晶圆尺寸金刚石基氮化镓器件的产业化。

用于高电子迁移率晶体管的表面处理和钝化-201610702372.8
发明人：邱汉钦;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-22 - 公布日： 2019-11-15 - 主分类号： H01L21/335
摘要：本发明公开了一种高电子迁移率晶体管(HEMT)及其形成方法。该方法包括外延生长第一III‑V族化合物层、以及在第一III‑V族化合物层上方外延生长第二III‑V族化合物层，其中，在第二III‑V族化合物层上形成第一自然氧化物层。该方法还包括利用第一气体原位处理第一自然氧化物层，从而将第一自然氧化物层转化为第一晶体氧化物层。该方法还包括在第一晶体氧化物层上方形成第一晶体界面层，以及在第一晶体界面层上方形成介电钝化层。本发明实施例涉及形成高电子迁移率晶体管及其形成方法。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体器件制造方法和半导体器件在审

专利文献下载