[发明专利]3D存储器件及其制造方法在审
| 申请号： | 201811615531.6 | 申请日： | 2018-12-27 |
| 公开（公告）号： | CN109712988A | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 胡斌;肖莉红 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/1157 | 分类号： | H01L27/1157;H01L27/11573;H01L27/11582 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；半导体层，位于所述多个层间绝缘层的最底部层间绝缘层的表面上；以及多个沟道柱，贯穿所述栅叠层结构且延伸至所述半导体层，其中，所述多个沟道柱的底端与所述最底部层间绝缘层的表面齐平，所述半导体层是半导体衬底中的氢注入区，并且包括与所述沟道柱电连接的公共源区。该3D存储器件的制造方法包括在形成沟道柱之后采用半导体层替代第一牺牲层以提供公共源区，从而可以省去选择性硅外延生长的步骤，从而降低制造成本和提高批量生产能力，并且由于沟道柱的底端齐平而提高器件性能。 | ||
| 搜索关键词： | 沟道 半导体层 存储器件 绝缘层 层间绝缘层 栅叠层结构 公共源区 底部层 底端 制造 选择性硅外延 栅极导体层 表面齐平 交替堆叠 器件性能 制造成本 电连接 牺牲层 注入区 衬底 齐平 半导体 生产能力 生长 贯穿 替代 延伸 申请 | ||
【主权项】：
1.一种3D存储器件，包括：栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；半导体层，位于所述多个层间绝缘层的最底部层间绝缘层的表面上；以及多个沟道柱，贯穿所述栅叠层结构且延伸至所述半导体层，其中，所述多个沟道柱的底端与所述最底部层间绝缘层的表面齐平，所述半导体层包括与所述沟道柱电连接的公共源区，所述半导体层提供第一键合面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811615531.6/，转载请声明来源钻瓜专利网。
- 上一篇：3D存储器件的制造方法及3D存储器件
- 下一篇：一种三维存储器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
