[发明专利]存储模块在审
| 申请号： | 201811481832.4 | 申请日： | 2018-12-05 |
| 公开（公告）号： | CN110390980A | 公开（公告）日： | 2019-10-29 |
| 发明（设计）人： | 吴忠桦;陈尚斌 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;G11C11/56 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 李庆波 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储模块，其中，该存储模块包括至少具有第一存储装置和第二存储装置的多个存储装置，第一存储装置包括第一终端电阻，第二存储装置包括第二终端电阻。在存储模块的操作中，当该第一存储装置被存储控制器存取以及该第二存储装置不被该存储控制器存取时，该第一终端电阻被控制为不提供用于该第一存储装置的阻抗匹配，以及，该第二终端电阻被控制为提供用于该第二存储装置的阻抗匹配。本发明可改善过阻尼问题，同时又能够维持信号质量。 | ||
| 搜索关键词： | 存储装置 存储模块 终端电阻 存储控制器 阻抗匹配 存取 维持信号 | ||
【主权项】：
1.一种存储模块，包括：多个存储装置，该多个存储装置至少包括第一存储装置，该第一存储装置包括第一终端电阻；其中，当该第一存储装置被存储控制器存取时，该第一终端电阻被控制为不提供用于该第一存储装置的阻抗匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811481832.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 自适应校准定时容限的存储器件和包括其的集成电路-201510146344.8
- 李钟馝;尹秀铉;崔在承;许祯训 - 三星电子株式会社
- 2015-03-31 - 2019-11-12 - G11C11/4063
- 提供了集成电路、控制存储器件的操作定时的方法、应用处理器和电力管理器。所述应用处理器包括：电力管理器，被配置为在多个操作电力等级当中确定第一操作电力等级，确定与第一操作电力等级相应的第一定时容限，生成指示第一定时容限的第一格雷码信号，以及输出第一格雷码信号；和第一存储器件，被配置为根据由第一格雷码信号指示的第一定时容限调整操作定时，其中，所述电力管理器被配置为向第一存储器件提供第一操作电力等级。
- 存储模块-201811481832.4
- 吴忠桦;陈尚斌 - 联发科技股份有限公司
- 2018-12-05 - 2019-10-29 - G11C11/4063
- 本发明提供一种存储模块，其中，该存储模块包括至少具有第一存储装置和第二存储装置的多个存储装置，第一存储装置包括第一终端电阻，第二存储装置包括第二终端电阻。在存储模块的操作中，当该第一存储装置被存储控制器存取以及该第二存储装置不被该存储控制器存取时，该第一终端电阻被控制为不提供用于该第一存储装置的阻抗匹配，以及，该第二终端电阻被控制为提供用于该第二存储装置的阻抗匹配。本发明可改善过阻尼问题，同时又能够维持信号质量。
- 降低漏电流的存储器装置-201410365957.6
- 张昆辉 - 华邦电子股份有限公司
- 2014-07-29 - 2019-08-09 - G11C11/4063
- 本发明提供一种降低漏电流的存储器装置。该降低漏电流的存储器装置包括一字线、一第一位线、一第二位线、一存储单元、一位线平衡电路以及一平衡控制电路。该存储单元耦接该字线、该第一及该第二位线。该位线平衡电路耦接该第一及该第二位线。当该存储单元未被存取时，该位线平衡电路依据一平衡信号的控制而导通，以平衡该第一及该第二位线上的电压电平。该平衡控制电路输出该平衡信号至该位线平衡电路，且使该平衡信号先维持一第一电压电平之后再降至一第二电压电平。本发明通过调整平衡信号的电压电平，降低了栅极与基体间的漏电流，减小了电力消耗。
- 高频时钟占空比校准电路和存储器-201821837174.3
- 刘格言 - 长鑫存储技术有限公司
- 2018-11-08 - 2019-07-09 - G11C11/4063
- 本实用新型提供一种高频时钟占空比校准电路和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器高频工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本实用新型能够在高频工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。
- 存储器件、存储系统及其操作方法-201410203005.4
- 梁钟烈 - 爱思开海力士有限公司
- 2014-05-14 - 2019-06-28 - G11C11/4063
- 本发明公开一种存储器件，其包括：单元阵列，其具有多个字线；地址计数单元，其适合于产生每当刷新该多个字线中的一个或多个时改变的计数地址；以及控制单元，其适合于：在该多个字线当中选择对应于该计数地址的字线，且在第一操作模式期间响应于刷新命令在第一周期内、在第二操作模式期间在比该第一周期长的第二周期内和在该第二操作模式开始之后的高频区段中在比该第二周期短的第三周期内刷新选中的字线。
- 地址检测电路及包括其的存储器-201410214611.6
- 周珉镐;权奇昌 - 爱思开海力士有限公司
- 2014-05-20 - 2019-06-28 - G11C11/4063
- 一种地址检测电路包括：第一至第N地址储存单元，其适用于储存地址；第一至第N计算单元，每个计算单元适用于在将地址储存在地址储存单元当中的对应地址储存单元中或输入有储存在对应地址储存单元中的地址时执行计数操作；控制单元，其适用于将输入地址顺序地储存在地址储存单元中，且在地址储存单元每个都储存地址时将输入地址储存在地址储存单元当中的选定地址储存单元中；以及检测单元，其适用于基于计算单元的输出而检测储存在地址储存单元中的地址当中被输入了参考数目的次数或更多次的地址。
- 半导体存储装置-201510469273.5
- 木原雄治 - 力晶科技股份有限公司
- 2015-08-04 - 2019-06-28 - G11C11/4063
- 一种半导体存储装置。该半导体存储装置是具有多个存储单元的多值DRAM，多个存储单元各自具备连接至字线的选择晶体管、及经由选择晶体管连接至位线且存储多值的第1蓄电电容器。半导体存储装置具备对应多个位线而设置的包含第2蓄电电容器的多个采样保持电路；对应多个位线而设置在各采样保持电路的后段的经由各采样保持电路从各存储单元将数据读出并转换成数字值的多个单斜率型AD转换器；以及为了刷新各存储单元将对应数字值的电压施加于各存储单元，且将对应写入数据的数字值的电压施加在各存储单元的存储器控制器。
- 随机存取记忆体与记忆体存取方法-201510078573.0
- 连南钧;游江成 - 円星科技股份有限公司
- 2015-02-13 - 2019-06-21 - G11C11/4063
- 本发明揭露了一种随机存取记忆体与记忆体存取方法，能够避免读取干扰，并且提升读取数据的速度。所述随机存取记忆体的一实施例包含：一字元线；一字元线驱动单元，耦接于该字元线，用于接收一存取控制信号以据以产生一第一字元线致能电压；一电压调整单元，包含一开关模块以及一电容，该开关模块耦接于该字元线，用于接收一控制信号以据以呈现导通或不导通，该电容，耦接于该开关模块，用于依据该开关模块的导通情形以调整该字元线致能电压的电压准位；以及一记忆体单元，耦接于该字元线，用于依据该字元线致能电压而被致能。
- 一种基础工艺存储器-201910205600.4
- 濮必得;殷和国;赵修金 - 济南德欧雅安全技术有限公司
- 2019-03-19 - 2019-06-11 - G11C11/4063
- 本发明提供了一种基础工艺存储器，包括：一个逻辑芯片以及一个或多个存储器芯片，并设置互联端子用于连接逻辑芯片以及存储器芯片，传导两者之间的电信号；所述存储器芯片中的至少一个为单元存储器CMEM；设置封装内的互联网络，提供多个导电路径，包括CMEM之间的DQ和/或DQS信号的电连接路径、CMEM和逻辑芯片之间的地址信号Ax的电连接路径、CMEM和逻辑芯片之间的命令信号/RAS、/CAS的电连接路径；所述信号为差分或单端、有源低电平或有源高电平。本发明解决了现有技术中存储器芯片存在的设计成本、测试开发成本高以及低成品率的问题，实现降低生产成本。
- 半导体存储器-201821859417.3
- 冀康灵;尚为兵 - 长鑫存储技术有限公司
- 2018-11-08 - 2019-05-31 - G11C11/4063
- 本实用新型实施例提供一种半导体存储器，包括：存储阵列；行地址处理单元，用于输出行地址；块地址处理单元，用于输出块地址；列地址处理单元，用于输出列地址；映射因子生成单元，用于产生映射因子，所述映射因子生成单元的输出端连接于所述行地址处理单元的输出端、所述块地址处理单元的输出端和所述列地址处理单元的输出端中的至少一个，以及所述映射因子生成单元的输出端还连接于所述存储阵列；其中，所述存储阵列接收所述映射因子与所述行地址、所述块地址和所述列地址的至少一个进行逻辑处理之后的结果。本实用新型实施例的技术方案可以提高存储器的安全性、寿命和可靠性。
- 提高输入时钟占空比免疫力的方法、电路及DRAM存储器-201510785063.7
- 亚历山大 - 西安紫光国芯半导体有限公司
- 2015-11-16 - 2019-05-17 - G11C11/4063
- 本发明涉及提高输入时钟占空比免疫力的方法、电路及DRAM存储器，其中电路包括增加占空比电路、减小占空比电路以及判断电路，增加占空比电路用于对所需时钟Clk_G进行占空比增加处理，得到增加占空比时钟Clk_G+；所述减小占空比电路用于对所需时钟Clk_G进行占空比减小处理，得到减小占空比时钟Clk_G‑；判断电路用于判断所需时钟Clk_G、增加占空比时钟Clk_G+、减小占空比时钟Clk_G‑是否有丢失，并根据判断结果调节输入时钟接收器。本发明解决了现有的时钟路径存在时钟丢失或控制电路功能异常的技术问题，本发明能够极大的提高对输入时钟占空比的免疫力。
- 输出缓冲器-201510176835.7
- 郭振业;苏振江;冯二媛 - 中芯国际集成电路制造（上海）有限公司
- 2015-04-14 - 2019-05-17 - G11C11/4063
- 本发明提供一种输出缓冲器，所述输出缓冲器包括上拉装置和下拉装置，其中，所述上拉装置包括第一电阻、上拉驱动晶体管和多个上拉校准晶体管，所述上拉驱动晶体管的源极连接所述第一电阻，所述多个上拉校准晶体管中的每一个均与所述第一电阻并联连接；所述下拉装置包括第二电阻、下拉驱动晶体管和多个下拉校准晶体管，所述下拉驱动晶体管的源极连接所述第二电阻，所述多个下拉校准晶体管中的每一个均与所述第二电阻并联连接；以及所述上拉驱动晶体管和所述下拉驱动晶体管的漏极相互连接至所述输出缓冲器的输出。本发明所提供的输出缓冲器可以实现输出阻抗的细调，从而实现更加优化的输出阻抗与传输线的匹配，保证高速传输的要求。
- 字线被频繁激活时减轻干扰其相邻字线的方法-201610795812.9
- 亚历山大 - 西安紫光国芯半导体有限公司
- 2016-08-31 - 2019-05-17 - G11C11/4063
- 为了解决字线被频繁激活时会对其相邻字线造成严重干扰甚至损坏其相邻字线的问题，本发明提供了一种字线被频繁激活时避免干扰或伤害其相邻字线的方法。本发明利用与其他字线在物理上相互隔离的空闲字线作为置换字线，采用与DRAM修复过程相类似的操作，对DRAM中的字线进行置换；当激活命令激活行地址为#n的原有字线WL#n处于被置换过的状态，则此次激活命令实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身则不会被激活，因此不会影响字线WL#n相邻的字线。本发明极大地提高了DRAM的可靠性和使用寿命。
- 半导体器件-201410666048.6
- 李蓥旭;宋根洙 - 爱思开海力士有限公司
- 2014-11-19 - 2019-04-12 - G11C11/4063
- 半导体器件包括第一数据对准器、输入选通信号发生器和第二数据对准器。第一数据对准器与内部选通信号同步地将输入数据对准，以产生对准数据。输入选通信号发生器从内部选通信号产生第一延迟信号和第二延迟信号。输入选通信号发生器还响应于第一延迟信号和第二延迟信号来锁存在从写入操作开始的时段经过写入等待时间之后从外部时钟信号产生的输入时钟信号，以产生输入选通信号。第二数据对准器与输入选通信号同步地将对准数据再次对准，以产生内部数据。
- 存储器控制电路及相关的存储器控制方法-201410389977.7
- 余俊锜;张志伟;黄胜国 - 瑞昱半导体股份有限公司
- 2014-08-08 - 2019-04-09 - G11C11/4063
- 本发明公开了一种存储器控制电路及相关的存储器控制方法，该存储器控制电路包含有一比较器、一眼宽测量电路以及一校正电路，其中该比较器用以比较一数据信号与一参考电压，以产生一比较后数据信号；该眼宽测量电路耦接于该比较器，且用以测量该比较后数据信号的眼宽，以产生一测量结果；以及该校正电路耦接于该比较器与该眼宽测量电路，并用以根据该测量结果来调整该参考电压的电平。通过本发明可以快速且随时地得到参考电压的最佳值，以快速且正确地读取存储器中的数据。
- 动态随机存取存储器及其存取方法-201610553090.6
- 刘得平 - 联发科技股份有限公司
- 2013-01-08 - 2019-04-05 - G11C11/4063
- 本发明提供一种动态随机存取存储器及其存取方法。其中用于动态随机存取存储器的存取方法包括，通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令；在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令；组合该第一地址以及该第二地址，以得到有效地址。本发明所提出的动态随机存取存储器及其存取方法，可减少地址线的数量。
- 电熔丝的启动方法、半导体器件以及包括其的半导体系统-201410184294.8
- 洪玧锡 - 爱思开海力士有限公司
- 2014-05-04 - 2019-03-26 - G11C11/4063
- 一种半导体器件，包括：加电信号发生单元，其适于接收第一电源电压和比第一电源电压更高的第二电源电压，并且在第一电源电压和第二电源电压增加以分别达到目标电平时产生加电信号；电压电平调整单元，其适于通过调整第二电源电压的电压电平来产生第三电源电压；启动信号发生单元，其适于响应于加电信号而产生启动信号；以及电路操作单元，其适于响应于启动信号而使用第三电源电压来执行启动操作。
- 改善DRAM存储器自刷新退出的DLL锁定过程电路和锁定方法-201510785065.6
- 亚历山大 - 西安紫光国芯半导体有限公司
- 2015-11-16 - 2019-03-15 - G11C11/4063
- 本发明涉及改善DRAM存储器自刷新退出的DLL锁定过程电路和锁定方法，包括寄存器、延时单元以及慢速控制电路，寄存器用于在DRAM存储器进入自刷新状态时，记录DLL输出电路锁定的延时单元数目N；延时单元用于在DRAM存储器退出自刷新状态时，延时一段时间后触发DLL输出电路开始锁定；慢速控制电路用于在DLL输出电路开始锁定时根据寄存器记录的延时单元数目N将DLL延迟单元的数目设定为N，后根据DLL鉴相器输出控制信号慢速调整DLL延迟单元的数目。本发明解决了现有的DRAM存储器在自刷新退出后DLL的锁定操作存在锁定时间长的技术问题，本发明提高了存储器在自刷新退出的抗干扰能力。
- 半导体器件-201410730162.0
- 赵龙德 - 爱思开海力士有限公司
- 2014-12-04 - 2019-02-01 - G11C11/4063
- 一种半导体器件可以包括：写入控制块，其配置成产生用于控制写入操作的多个写入使能信号；以及写入延迟块，其配置成向经由写入全局输入/输出线传送的多个写入数据施加延迟时间。半导体器件还可以包括多个存储体，其配置成响应于多个写入使能信号而操作且接收多个写入数据，其中，所述多个写入数据根据所述多个存储体的物理位置而具有不同的延迟时间。
- 半导体器件-201410165518.0
- 具岐峰;李惠英;玉成华;刘洗珍 - 爱思开海力士有限公司
- 2014-04-23 - 2019-02-01 - G11C11/4063
- 一种半导体器件，包括：数据总线转位DBI判定单元，适用于基于读取数据来判断是否执行DBI操作模式，并且产生与判定的结果相对应的DBI判定信号；输出控制单元，适用于在DBI操作模式中产生布置控制信号，用于判定的时间的延迟量被反映在所述布置控制信号中；数据同步单元，适用于：在DBI操作模式中，将读取数据与布置控制信号同步，并且输出同步的读取数据和同步的读取数据的反相信号；以及数据输出单元，适用于：在DBI操作模式中，响应于DBI判定信号、布置控制信号和输出控制信号而选择性地将同步的读取数据和同步的读取数据的反相信号输出至外部。
- 存储器、包括其的存储系统以及操作存储器的方法-201410189833.7
- 李荣燮;宋清基 - 爱思开海力士有限公司
- 2014-05-07 - 2019-02-01 - G11C11/4063
- 本发明公开一种存储器，其可以包括：多个字线，一个或多个存储器单元连接至多个字线；以及控制单元，其适合于在刷新操作中按顺序激活和预充电多个字线的同时在目标刷新操作期间激活和预充电基于高激活字线的地址而选中的第一字线，其中该控制单元适合于在测试模式中在目标刷新操作期间将测试数据写入至连接到第一字线的一个或多个第一存储器单元，其中高激活字线是多个字线当中的激活超过参考次数或参考频率的字线。
- 具有多通道区的半导体器件和包括其的半导体系统-201410058920.9
- 赵龙德 - 爱思开海力士有限公司
- 2014-02-20 - 2019-02-01 - G11C11/4063
- 一种半导体器件包括：第一通道区，适用于包括第一焊盘区和第一核心区，以及通过第一电力线接收第一电力信号；第二通道区，适用于包括第二焊盘区和第二核心区，以及通过第二电力线接收第一电力信号；以及开关单元，适用于：如果执行第一通道区的预定操作，则将第二电力线与第一电力稳定单元电断开，而如果执行第二通道区的预定操作，则将第一电力线与第一电力稳定单元电断开。
- 电荷泵电路以及存储器-201410617432.7
- 唐华;荀本鹏;刘飞 - 中芯国际集成电路制造（上海）有限公司
- 2014-11-05 - 2019-01-25 - G11C11/4063
- 本发明揭示了一种电荷泵电路，包括：电荷泵单元，所述电荷泵单元的输出端输出一输出电压；输出检测单元，连接所述电荷泵单元的输出端，所述输出检测单元通过分压方式检测所述输出电压，得到一检测电压；参考电压单元将一外部参考电压转化为内部参考电压；以及误差检测单元，分别接收所述检测电压以及内部参考电压，并将所述检测电压和内部参考电压进行比较，得到一控制电压，所述误差检测单元将所述控制电压输出给所述电荷泵单元，以控制所述输出电压。同时，本发明还提供一种包含所述电荷泵电路的存储器。所述电荷泵电路构成一个完整的控制环路，避免温度、工艺等因素对输出电压的影响，保证输出电压相对电源电压恒定。
- 用于访问动态随机存取存储器阵列的技术-201480063015.0
- A.谢菲尔;J-C.叶;P-W.罗 - 英特尔公司
- 2014-11-06 - 2019-01-22 - G11C11/4063
- 公开用于访问动态随机存取存储器（DRAM）阵列的示例。在一些示例中，DRAM库的子阵列可能够响应于相同的列地址选通脉冲来打开多个页面。在其他示例中，DRAM库的子阵列可被设置使得输入/输出（IO）位可采用序列化方式通过IO线路由。对于这些其他示例，IO线可经过DRAM管芯（其包括DRAM库）并且/或可在DRAM芯片外部耦合于存储器通道或总线。描述其他示例并且要求保护它们。
- 下降沿触发延迟计数器及方法-201510052159.2
- 亚历山大 - 西安紫光国芯半导体有限公司
- 2015-01-30 - 2019-01-15 - G11C11/4063
- 本发明涉及下降沿触发延迟计数器及方法，包括δfb反馈延迟电路、输入计数器、输出计数器以及FIFO，所述输入计数器用于对δfb反馈延迟电路输出的clk_fb的下降沿进行计数，输出输入指针。为了解决现有的DRAM存储器的抗噪声能力受限的技术问题，本发明利用clk_fb的下降沿采样内部读指令，那么Ts＝Th＝0.5*Tck，其大小随着系统时钟变化而变化，从而实现抗噪声能力最大化。
- 半导体器件和具有半导体器件的半导体系统-201410008845.5
- 丘泳峻 - 爱思开海力士有限公司
- 2014-01-08 - 2019-01-15 - G11C11/4063
- 一种半导体器件包括：列命令发生单元，适用于响应于第一控制信号和源命令而从源命令产生被延迟了第一延迟时间的列命令；存储体地址发生单元，适用于响应于第一控制信号和存储体源地址而从存储体源地址产生被延迟了第一延迟时间的存储体地址；预充电命令发生单元，适用于响应于第二控制信号和列命令而从列命令产生被延迟了第二延迟时间的预充电命令；以及预充电存储体地址发生单元，适用于响应于第二控制信号和存储体地址而从存储体地址产生被延迟了第二延迟时间的预充电存储体地址。
- 存储系统、存储器件、存储控制器及操作其的方法-201310146077.5
- 徐恩圣;朴哲佑;黄泓善 - 三星电子株式会社
- 2013-04-24 - 2019-01-15 - G11C11/4063
- 一种存储系统包括存储控制器和至少一个存储器件。所述至少一个存储器件包括刷新请求电路，该刷新请求电路在基于存储单元的数据保持时间（诸如基于存储单元行的各个数据保持时间）的定时生成刷新请求信号。存储控制器响应于所接收的刷新请求信号来调度用于至少一个存储器件的操作命令。
- 半导体器件和包括半导体器件的半导体系统-201410114498.4
- 李相勋 - 爱思开海力士有限公司
- 2014-03-25 - 2019-01-01 - G11C11/4063
- 一种半导体系统包括控制器和半导体器件。控制器输出偏移信号，所述偏移信号的电平组合根据包括与内部温度有关的信息的温度码信号来控制。半导体器件根据偏移信号的电平组合来产生温度码信号。另外，半导体器件控制通过偏移信号的电平组合而确定的刷新周期信号。
- 具有嵌入式内存的系统级封装内存模块-201410573292.8
- 甘万达;卢超群 - 钰创科技股份有限公司
- 2014-10-23 - 2018-11-30 - G11C11/4063
- 本发明公开了一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分，以及所述内存电路和所述基板之间没有直接的金属连接。因为所述系统级封装内存模块可被客制化以因应不同的内存电路和非内存电路，所以所述系统级封装内存模块具有优化的效能、效率以及成本的一组合。
- 存储器件和包括其的存储系统-201410069690.6
- 权正贤 - 爱思开海力士有限公司
- 2014-02-27 - 2018-11-27 - G11C11/4063
- 一种存储系统包括：控制器，适用于提供要写入存储器单元阵列的数据、以及用于指示所述数据是否具有预设数据模式的控制数据；以及存储器件，适用于响应于控制数据而选择性地将模式数据或控制器提供的数据写入存储器单元阵列，其中，模式数据储存在存储器件中，并且具有预设数据模式。
- 专利分类
