“宋清基”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果60个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN202210540329.1在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2022-05-17 - 公布日： 2023-05-19 - 主分类号： G11C29/42 文献下载
摘要：一种半导体器件包括：错误检查执行信号生成电路，其被配置为当输入基于刷新命令生成错误检查和刷写(ECS)命令时，生成用于执行错误检查操作的错误检查执行信号；以及ECS控制电路，其被配置为基于所述ECS命令和所述错误检查执行信号来生成用于执行错误检查操作的ECS激活命令和ECS读取命令，并且相继地生成ECS读取命令以执行错误检查操作。
半导体器件

[发明专利]用于执行编程操作的半导体装置和方法-CN202210556612.3在审
发明人： 宋清基;赵祐荣 -专利权人：爱思开海力士有限公司
申请日： 2022-05-19 - 公布日： 2023-05-05 - 主分类号： G11C7/22 文献下载
摘要：公开了一种半导体装置及执行编程操作的方法。半导体装置包括：编程控制信号生成电路，被配置为在编程操作被执行时基于编程数据生成编程控制信号和编程终止信号；以及编程控制电路，被配置为基于编程控制信号对命令、地址和操作信号进行编程以生成编程命令、编程地址和编程操作信号。
用于执行编程操作半导体装置方法

[发明专利]用于使用激活时段控制方法执行激活操作的半导体系统-CN202210253541.X在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2022-03-15 - 公布日： 2023-03-21 - 主分类号： G11C11/406 文献下载
摘要：公开了用于使用激活时段控制方法执行激活操作的半导体系统。该半导体系统包括：操作时段调整电路，被配置为：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作信息；以及命令生成电路，被配置为通过基于操作信息调整操作时段来调整在预设时段期间施加到半导体器件的激活命令的输入计数。
用于使用激活时段控制方法执行操作半导体系统

[发明专利]半导体装置-CN202210986686.0在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2022-08-17 - 公布日： 2023-03-03 - 主分类号： G11C11/408 文献下载
摘要：一种半导体装置包括：信息更新控制电路，其被配置为生成用于自读取操作的自读取脉冲、用于自写入操作的自写入脉冲、以及当执行激活操作时在信息更新时段期间被激活的信息更新时段信号；以及列控制电路，其被配置为接收所述自读取脉冲和所述自写入脉冲，当基于自读取脉冲执行自读取操作或者根据读取脉冲执行读取操作时生成用于输出存储在核心电路中的数据或选择信息数据来读取列选通脉冲，以及当基于自写入脉冲执行自写入操作或者根据写入脉冲执行写入操作时，生成用于将数据或选择信息数据存储在核心电路中的写入列选通脉冲。
半导体装置

[发明专利]与使用错误校正方法执行错误校正操作有关的半导体系统-CN202210021314.4在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2022-01-10 - 公布日： 2022-12-16 - 主分类号： G06F11/10 文献下载
摘要：一种与使用错误校正方法执行错误校正操作有关的半导体系统。该半导体系统包括：控制器，其被配置为：在写入操作中，通过多个输入/输出线中的至少任何一个来输出写入数据和写入错误码，以及在读取操作中，通过多个输入/输出线中的至少任何一个来接收读取数据和读取错误码，并根据读取数据是否经错误校正来检测多个输入/输出线的故障；以及半导体器件，其被配置为：在写入操作中，基于写入错误码来校正写入数据的错误，储存经错误校正的写入数据并储存写入错误码，以及在读取操作中，基于在写入操作中储存的写入错误码来校正写入数据的错误，将经错误校正的写入数据输出作为读取数据，以及将在写入操作中储存的写入错误码输出作为读取错误码。
使用错误校正方法执行操作有关半导体系统

[发明专利]多重运算电路、乘法/累加运算器以及存储器内处理装置-CN202210001409.X在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2022-01-04 - 公布日： 2022-10-21 - 主分类号： G06F7/544 文献下载
摘要：本发明涉及多重运算电路、具有多重运算电路的乘法/累加运算器、以及具有多重运算电路的存储器内处理装置。所述多重运算电路包括乘法器、加法器、锁存电路和多个选择器。乘法器对第一输入数据和第二输入数据执行乘法计算，以生成并输出相乘结果数据。加法器对第三输入数据和第四输入数据执行加法计算，以生成并输出相加结果数据。锁存电路锁存输入至锁存电路的输入端的第五输入数据，以生成并输出反馈数据。多个选择器根据第一运算模式、第二运算模式或第三运算模式来改变第一结果数据、第一输入数据、第二输入数据、相乘结果数据以及相加结果数据的传送路径。
多重运算电路乘法累加运算器以及存储器处理装置

[发明专利]乘法累加电路以及包括其的存储器内处理器件-CN202110630911.2在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2021-06-07 - 公布日： 2022-07-15 - 主分类号： G06F7/523 文献下载
摘要：本申请公开了乘法累加电路以及包括其的存储器内处理器件。该乘法累加(MAC)电路包括MAC运算器和数据输入电路。该MAC运算器选择性地执行权重数据与矢量数据的MAC算术运算或所述权重数据与常量数据的逐元素乘法(EWM)算术运算。数据输入电路在所述MAC运算器执行所述MAC算术运算时向所述MAC运算器提供所述权重数据和所述矢量数据，以及在所述MAC运算器执行所述EWM算术运算时向所述MAC运算器提供所述权重数据和所述常量数据。
乘法累加电路以及包括存储器处理器件

[发明专利]放大器及使用其的半导体装置-CN201710952449.1有效
发明人：金东铉;崔恩志;郑尧韩;姜舜求;姜宇珍;宋清基;李贤培;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2017-10-13 - 公布日： 2022-03-15 - 主分类号： G11C7/06 文献下载
摘要：一种放大器可以包括：差分对电路，其被配置为根据第一输入信号和第二输入信号来产生输出信号；多个电流吸收器，其耦接在接地端子与差分对电路之间；以及反馈电路，其被配置为感测输出信号的电平并产生反馈信号。多个电流吸收器中的至少一个根据反馈信号来控制。
放大器使用半导体装置

[发明专利]存储器件和具有存储器件的存储系统-CN202110270685.1在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2021-03-12 - 公布日： 2021-12-17 - 主分类号： G11C7/10 文献下载
摘要：本申请涉及存储器件和具有存储器件的存储系统。一种存储器件包括：存储区域，被配置成存储数据；数据输入/输出(I/O)部，被配置成通过外部总线接收和输出数据；I/O缓冲部，耦接在存储区域和数据I/O部之间以存储从存储区域输出的数据；以及第一内部数据传输线，在存储区域和I/O缓冲部之间提供数据传输路径并且具有大于外部总线的带宽的第一带宽。通过第一内部数据传输线在存储区域和I/O缓冲部之间的数据传输在第一操作模式中使用第一带宽的一部分执行，并且在第二操作模式中使用第一带宽的全部执行。
存储器件具有存储系统

[发明专利]半导体器件及半导体系统-CN201711157673.8有效
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2017-11-20 - 公布日： 2021-12-14 - 主分类号： G11C7/10 文献下载
摘要：公开了一种半导体器件和一种半导体系统。半导体器件包括：命令处理电路，其用于响应于命令来产生写入使能信号和读取使能信号；数据选通信号处理电路，其用于响应于时钟和读取使能信号来产生数据选通信号，或用于响应于写入使能信号来接收数据选通信号并输出写入数据选通信号；以及数据处理电路，其用于响应于写入数据选通信号和写入使能信号来将模拟数据转换为数字数据，而响应于读取使能信号来将数字数据转换为模拟数据。
半导体器件半导体系统

[发明专利]纠错方法和使用该纠错方法的半导体器件和半导体系统-CN202010921811.0在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2020-09-04 - 公布日： 2021-10-01 - 主分类号： G11C29/44 文献下载
摘要：一种半导体器件包括纠错电路和刷新控制电路。纠错电路被配置成检测内部数据中包括的错误，生成故障检测信号，以及纠正内部数据的错误。刷新控制电路被配置成响应于故障检测信号存储用于选择内部数据的地址信号。此外，刷新控制电路被配置成在刷新信号被输入到刷新控制电路预定次数时从地址信号生成用于激活连接到存储内部数据的存储器单元的字线的刷新地址信号。
纠错方法使用半导体器件半导体系统

[发明专利]集成电路-CN201710874031.3有效
发明人：金昌铉;具岐峰;宋清基;尹炳国;李约瑟;李宰承 -专利权人：爱思开海力士有限公司
申请日： 2017-09-25 - 公布日： 2021-08-06 - 主分类号： G11C29/02 文献下载
摘要：可以提供一种包括半导体器件的集成电路。半导体器件可以被配置为比较根据半导体器件的内部延迟时间产生的选通信号的相位，并且被配置为根据选通信号的相位的比较结果来控制内部命令被输入至半导体器件的内部电路的时间点。
集成电路

[发明专利]存内处理（PIM）系统和PIM系统的操作方法-CN202110012256.4在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2021-01-06 - 公布日： 2021-07-23 - 主分类号： G06F7/575 文献下载
摘要：本发明涉及存内处理(PIM)系统和PIM系统的操作方法。存内处理(PIM)系统包括PIM设备和PIM控制器。PIM设备包括第一储存区、第二储存区以及被配置为分别从第一储存区和第二储存区接收第一数据和第二数据以执行MAC算术运算的乘法/累加(MAC)运算器。PIM控制器控制PIM设备的存储模式和MAC模式。PIM控制器被配置为在存储模式下生成存储命令并将其发送给PIM设备。另外，PIM控制器被配置为在MAC模式下生成第一MAC命令至第五MAC命令并将其发送至PIM设备。
处理 pim 系统操作方法

[发明专利]存储器内处理器件-CN202110018908.5在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2021-01-07 - 公布日： 2021-07-23 - 主分类号： G06F15/78 文献下载
摘要：一种存储器内处理(PIM)器件包括第一组储存区域、第二组储存区域和多个乘法/累加(MAC)运算器。MAC运算器被配置为经由全局数据输入/输出(GIO)线与第一组储存区域和第二组储存区域进行通信。与第一组储存区域中的一个储存区域相对应的第一储存区域、与第二组储存区域中的一个储存区域相对应的第二储存区域以及与多个MAC运算器中的一个MAC运算器相对应的第一MAC运算器构成一个MAC单元。第一MAC运算器被配置为经由GIO线分别从第一储存区域和第二储存区域接收第一数据和第二数据，以对第一数据和第二数据执行MAC算术运算并且输出MAC算术运算的结果。
存储器处理器件

[发明专利]存储器内处理器件-CN202110056626.4在审
发明人： 宋清基 -专利权人：爱思开海力士有限公司
申请日： 2021-01-15 - 公布日： 2021-07-20 - 主分类号： G06F9/30 文献下载
摘要：一种存储器内处理(PIM)器件包括多个储存区域、全局缓冲器和多个乘法/累加(MAC)电路。多个MAC电路被配置为对来自多个储存区域的第一数据和来自全局缓冲器的第二数据执行MAC运算。多个MAC电路中的每个被分类为激活MAC电路或非激活MAC电路。MAC运算包括由激活MAC电路选择性地执行的选择性MAC运算。
存储器处理器件

1
2
3
4
下一页»
尾页
共 60 条